处理器芯片敏捷设计方法:问题与挑战

现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度(开发周期、开发成本和复杂度)为新的导向指标,在兼顾性能和可靠性的前提下,提出以面向对象体系结构(object-oriented archite...     

基于ESL快速精确的处理器混合模型

RTL设计不能满足片上系统对仿真速度的要求。为此，提出一种基于电子系统级快速精确的处理器混合模型。以32位嵌入式微处理器C*CORE340为例，采用不同的抽象层次对指令集仿真器和Cache进行构建。实验结果表明，与RTL级模型相比，该模型的仿真速度至少快10倍，仿真精度误差率低于10%。     

SoPC FPGA云平台软硬件协同交互框架

针对现有商用现场可编程门阵列(FPGA)云服务(FaaS)平台部署密度低、成本高的问题,提出一种基于可编程片上系统(SoPC) FPGA软硬件协同框架部署云平台的方法。该框架在满足一定性能需求的前提下,实现高密度、低成本、方便管理的SoPC FPGA云平台结构。该框架充分利用包含通用硬核处理器的SoPC软件编程性为大数据处理平台体系结构引入新维度的异构计算能力;同时通过在SoPC上进行软-硬件协同的系统级设计,为FPGA可编程硬件提供灵活、安全、可控的资源管理和配置环境,有效提升云平台加速节点的通用计算及数据管理能力;并结合SoPC和FPGA自身的低功耗特性,提升云平台加速节点的计算能效。通过基于该框架的原型平台上部署深度学习与存储阵列加速实例,验证了该云平台具备快速部署以及加速应用的能力,并具有高部署密度、低成本等特点。     

基于SoC-FPGA的RISC-V处理器软硬件系统级平台

构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求,简化现有基于FPGA的处理器系统级原型平台构建方法,提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台,以实现目标软硬件设计的快速部署与系统级原型高效评测.针对上述目标,发掘紧耦合SoC-FPGA器件的潜力,构建了一套RISC-V软核与ARM硬核（SoC侧）之间的信息交互机制.通过共享内存和虚拟核间中断等方法,可使目标RISC-V处理器灵活使用平台丰富的I/O外设资源,并充分利用硬核ARM处理器算力协同运行复杂软件系统.此外,为提升软硬件系统级平台的敏捷性,构建了灵活可配置的云上自动化开发框架.通过对平台上目标RISC-V软核处理器各方面的分析评估,验证了该平台可有效缩短系统级测试的迭代周期,提升RISC-V处理器软硬件原型评测效率.