一种针对SEU的同步纠错流水线设计

单粒子效应是星载计算机工作异常和发生故障的重要诱因之一,国内外多颗卫星曾遭受了单粒子效应的危害,造成巨大的经济损失.文章提出了一种同步纠错的流水线结构,对错误的检测与纠正进行了任务分解;当存在可纠正错误时,将纠正后的数据写入寄存器堆之后重启流水线.采用直接纠错流水线技术的Longtium-FT2容错处理器的抗辐射总剂量能力在采用普通商用加工工艺实现时达到了30 krad(Si).     

32位嵌入式CISC微处理器设计

LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel 486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W.在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力.在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应.为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%.最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度.     

一种自主恢复的高可靠存储控制器设计

单粒子效应是星载计算机工作异常和故障的重要诱因之一,国内外多颗卫星遭受到单粒子效应的危害,已造成巨大的经济损失。提出了一种片上自主恢复存储控制器结构,将EDAC技术集成在片内存储器控制器中,通过EDAC电路检测片外存储器中的数据错误,再通过自动回写机制更新片外存储器,便能保持存储器中数据的正确性。与传统的星载计算机存储器系统设计方案相比,使处理器干预主存储器纠错的频度大幅减少。集成的片上存储控制器也减少了星载计算机系统设计的负担。     

存储器行缓冲区命中预测研究

存储系统已经成为提高计算机系统性能的一个瓶颈.现利用DRAM存储器的访问特性来减少存储器访问操作的平均延迟.首先对存储器行缓冲区的控制策略进行研究,提出了读写分离式页模式预测器,并提出了双饱和计数器预测器和2级预测器等两种预测器方案;然后以SimpleScalar搭建的仿真平台对提出的预测方案进行了性能评估.结果显示,与缓冲区"关"策略相比,平均访问延迟减少了26%,IPC平均提高了4.3%;与缓冲区"开"策略相比,平均访问延迟减少了19.6%,IPC平均提高了2.5%.     

基于SIMD技术的图像卷积处理器体系结构研究

SIMD处理机特别适合于要求大量高速向量或矩阵计算的场合,数据缓存系统和对准网络是它的关键部件。而图像卷积是图像处理技术中最基本也是最重要的一项技术,文章根据数字图像的卷积定理对数字图像的卷积运算进行了分析,在此基础上提出了一种基于SIMD处理机的可变卷积模板的图像卷积处理器的体系结构。该处理器内部包含有接口部件、控制部件、数据缓存系统、对准电路和执行部件等。它的极高效率的数据缓存系统和对准电路成为该处理器最有特色的部分,它从根本上解决了图像卷积中的数据复用带来的CPU重复访问主存储器的问题。实现了3×3、5×5、7×7、9×9、11×11、13×13和15×15卷积模板的图像卷积运算的变换而无需另行更改硬件电路的特点。最后,对这个图像卷积处理器体系结构的性能进行了缜密的分析。     

润滑系统中过滤装置对润滑油性能影响的实验研究

通过磨损工况模拟,实验研究润滑过程中加入过滤装置对润滑油性能的影响,并运用铁谱技术对油样进行对比分析。结果表明,在润滑过程中加入过滤装置,可以更有效地提高润滑油的性能,减少机械磨损,延长润滑油的使用期限。     

多变量工序能力指数系统模型

工序能力最终决定微电子工艺的质量水平。工序能力指数确定能够有效地确保微电子工艺水平。随着微电子工艺水平的快速发展,工艺趋于复杂化,工艺水平评价需要关注一个以上的特征参数。因此,传统的单变量工序能力指数不能有效综合的分析工序的水平。本论文提出了一个多变量工序能力指数模型系统。这个模型系统包括针对数据满足多变量正态分布的域多变量工序能力指数;针对数据不满足多变量正态分布的因子多变量工序能力指数;以及成品率多变量工序能力指数。最后通过实例分析算验证这些多变量工序能力指数是有效和实用的。     

面向系统芯片测试的微处理器结构设计

采用内嵌微处理器作为测试控制器来测试系统芯片可以提高测试精度和速度,降低测试成本。提出在微处理器结构上做改进,设计了测试数据接口和测试数据解压单元,可以对SOC测试起支持作用。实验结果表明所增加的硬件在电路面积上可接受,对电路性能没有影响,而且对微处理器的正常功能没有任何影响。     

一种基于FPGA的存储器模块测试系统设计

存储器模块测试对于航空电子综合系统的可靠性至关重要,设计了一种基于FPGA实现的高速存储器测试系统,由基于March-B存储器测试算法的波形产生器、SDRAM控制器和串行口控制器等组成;采用Altera EP1C6-6芯片进行实现,综合与布局布线结果显示波形发生器的运行频率高达266.7MHz,逻辑占用率68%;使用C++语言开发了上层控制软件与用户界面,在实验中采用故障注入方式模拟存储器模块出错情况;结果显示设计的存储器模块测试系统达到了设计要求;实验结果显示该系统能够测试多种LocalBus总线协议兼容的存储器模块,并且能够覆盖多种典型存储器故障。     

嵌入式微处理器NCS的微程序设计

设计拥有我国自主版权微处理器对国防及民用有着重大意义。微程序设计技术是实现微处理器指令系统的重要技术,但是许多设计者却感到这项工作复杂、难于掌握。文章结合１６位嵌入式微处理器ＮＣＳ的微程序设计探讨了微指令格式的确定以及微程序的填写等技术,期望能对广大设计者的工作有所帮助。