基于FPGA的AES加/解密算法的可重构设计

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源。该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例。通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗。     

基于FPGA实现DES算法的性能分析

本文在分析DES算法机理的基础上,详细介绍了算法各个环节的实现方法,给出了算法流水线与状态机方案的设计实例,并对不同方案的测试结果进行了分析比较。     

两种智能卡应用框架OCF与PC/SC的对比

智能卡应用框架是智能卡软件结构中的重要环节。介绍了两种智能卡应用框架OCF与PC/SC,分析了它们各自的特点,并对它们进行了对比分析。     

AES和SMS4算法的可重构设计与高效实现

分析AES和SMS4算法的原理及可重构性,给出系统的整体结构,综合应用可重构技术、并行处理及流水线技术对算法进行高效实现。与传统设计方案相比,该设计在保证运行速度的同时大大减少了资源的消耗,因此,适用于面积受限且有多种密码需求的安全 系统。     

智能卡应用框架的研究及应用

智能卡应用框架是智能卡软件结构中的重要环节.介绍了两种智能卡应用框架OCF与PC/SC,分析了它们各自的特点,并对它们进行了对比分析,提出了对它们共存的思考.实现了一种基于OCF与PC/SC的安全电子邮件系统,该系统在邮件收发终端引入动态识别智能卡技术,从而提供了电子邮件的保密性、认证性、完整性和不可抵赖性,有效地解决了传统电子邮件存在的若干安全性问题,使通过电子邮件传送机密信息成为可能.     

基于SoC可重构密码算法IP核接口电路设计与实现

针对SoC芯片多IP核集成问题,提出了系统集成时软硬件协同设计方案,建立了可重构密码算法IP核接口电路模型.该模型引入桥芯片和可编程原理,解决了不同密码算法接口位宽不一致的问题.在介绍微控制器和可重构密码算法IP核相关功能的基础上,通过基于双端口存储器和寄存器组接口电路实例,验证了IP核接口电路功能的完备性和普适性.