16位中央处理器设计与现场可编程门阵列实现

为了自主开发中央处理器（Central Processing Unit，CPU），对16位CPU进行了研究，提出了以执行周期尽量最少的译码执行方式，采用Top-Down的方法进行设计，用硬件描述语言Verilog进行代码编写，并对编写的CPU代码进行仿真验证和现场可编程门阵列（Field Programmable Gate Array，FPGA）验证。结果表明，该CPU运行效率较INTEL等通用CPU有较大提高。该自主CPU可以作为IP核进行FPGA应用，也可进行SoC设计应用。     

基于FPGA的嵌入式串行千兆以太网设计

本设计以Xilinx FPGA为核心芯片,利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数,完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求,同时在电路设计时,具有PCB布线简单以及信号完整性好等优点。     

十六位单片机IP研究与FPGA实现

随着集成电路IC的快速发展,SoC已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP复用的设计方法。IP核的开发是SoC这种设计方法的关键和基础。本文主要以现在广为使用、功能强大的十六位单片机为模型,介绍可复用IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。