Xen的I/O虚拟化性能分析与优化

在Credit算法应用中,由I/O事务唤醒的VCPU处于最高优先级BOOST状态,优先抢占PCPU资源,使I/O操作的响应速度提高,但多个虚拟机同时进行I/O操作时,会引起较长延时和公平性原则被破坏问题.针对这个问题,研究分析SEDF算法、Credit算法、Credit2算法,提出L-Credit调度算法解决多个虚拟机同时进行I/O操作引起响应延迟的问题.通过监测I/O设备环共享页面中响应和请求的个数的方法,对处于BOOST状态下I/O操作进一步细化排序,使稀疏型I/O操作较密集型I/O操作先调用执行.通过对L-Credit算法与Credit算法在同一应用场景下反复对比实验,得出L-Credit算法可以提高I/O响应性能,并且继承了Credit算法负载均衡和按比例公平共享的特点.     

千兆以太网MAC的流量控制策略

分析千兆以太网介质访问控制器(GEMAC)的流量控制策略,针对原策略PAUSE帧响应延迟时间长、缓存预留空间大的问题,提出一种改进的基于PAUSE帧的流量控制策略,在改进流量控制算法的基础上优化缓存空间。实验结果证明,采用改进的流量控制策略能使缓存预留空间减小42.86%,缓存利用率提高18.75%。     

宝钢1^#连铸机及KIP/CAS三电系统改造

针对宝钢1^#连铸机及KIP/CAS三电系统原有设备老化、备件无法供应、维护与故障分析处理困难等问题进行改造。改造采用了离线仿真、并行运行等技术,解决了共用系统在线改造、不同系统间通信协议以及新旧系统共存等难题。本次改造由宝钢自主完成三电控制系统的系统集成、调试与热负荷试车,并取得了系统改造投运后当月达产的良好效果。     

基于覆盖率的微处理器运算单元验证技术

根据微处理器运算单元功能较多的特点,基于覆盖率的验证方法,设计一种自检查的测试程序生成器(SATG)验证方法。SATG采用一种“闭环”结构,并以功能覆盖率量化分析为核心,使用随机生成和约束求解的方法,自动生成验证程序。实验结果表明,该方法在微处理器运算单元的验证中,能提高验证效率和覆盖率,增强验证平台的可重用性。     

散列表方法在交换控制芯片地址表设计中的应用

研究了散列表方法在交换控制芯片地址表设计中的应用，采用了分桶散列的方式解决散列冲突问题，用高效的并行CRC结构产生散列索引，实现了对地址表的快速查找。     

新一代网络处理器体系结构研究

在对现有的网络处理器体系结构进行研究的基础上，提出了新一代网络处理器的顶层体系结构，该体系结构具有流式处理、基于端口(Port)的指令以及任务切换零延时等特点。     

微处理器仿真技术研究

仿真技术是微处理器设计的关键技术之一，通过集成电路仿真技术研究，提出了构建微处理器仿真平台的方法，在该平台上模拟了微处理的功能，实现了微处理器的设计验证。     

千兆冗余以太网链路状态检测技术

针对千兆以太网冗余备份网卡的链路切换时间较长,难以满足应用要求的问题,提出一种基于“心跳”帧的新型千兆冗余以太}回链路状态检测方法。通过改进MAC控制器,增加网络状态检测模块用于组织“心跳”帧,并根据检测网络延时对以太网络进行分类,得到Delay网络和No—Delay网络,利用“心跳”帧对冗余链路的实时监控以及MAC控制器对“心跳”帧的统计分析,快速检测出断开链路,缩短链路切换时间。测试结果表明,该硬件检测方法能够迅速检测出断开链路,并在20ms之内完成冗余链路切换,保障网络通信的可靠性和稳定性。     

RapidIO控制器的CRC模块设计

Rapid10控制器在添加循环冗余码(CRC)时存在电路面积大、功耗高的问题.为此,设计一种4个CRC16生成器并行执行的CRC模块.对该模块进行功耗评估,结果表明,与原结构相比,该模块能提前1个时钟周期输出校验值,逻辑门数减少10.8%,面积减少18.9%,功耗降低25.3%.     

基于微处理器的可测性设计

由于微处理器结构复杂，测试困难，作者在微处理器设计中插入内建自测试（BIST）电路，对指令译码部件的可编程逻辑阵列（PLA）电路和执行部件的控制只读存储器（CROM）电路进行测试。模拟结果表明，微处理器可分别在测试模式与正常工作模式下运行。在测试模式下，微处理器芯片中近40％的晶体管可用自检办法解法。