AC'97音频控制器的多时钟域设计方法

根据同步装置基本概念和AC’97音频协议,着重强调从系统设计角度优化同步装置的方法和正确的电路综合方法,以此构成AC‘97音频控制器的多时钟域设计方法。结果分析表明同步装置在略微增加电路面积的同时,有效降低了同步错误概率,提高了AC‘97音频控制器的性能。     

基于反馈时钟的高速SDRAM接口设计

本文提出了一种SDRAM接口的设计方法，巧妙地将集成电路标准单元库供应商所提供的双向IO单元运用于SDRAM的时钟路径上，大大减小了由外部负载的复杂性给接口工作频率带来的负面影响，并且降低了SoC设计的难度。仿真结果表明，该方法能有效提高系统设计的主频和SDRAM的访问速度。     

一种新型快速纠二错BCH码译码器的设计

对一种占用硬件资源最少的码长为n=2^m-1的纠二错二进制BCH码译码器电路进行了改进，使其能用于信道的连续译码，并对算法中的关键点S3^-(x)查找表的实现提出一种新的简单方法。