高效率集成电路测试芯片设计方法

对生成测试芯片效率进行研究,提出了一种采用版图编辑器作图和批量参数化建模设计方法。缩短了设计周期,降低了设计难度。依据该方法,开发了一套针对工艺开发包的测试芯片,实验结果验证了其高效性。     

用于验证工艺开发包的测试芯片自动生成流程

在工艺开发包的验证过程中,需要手动地在版图编辑器中对参数化单元进行实例化和摆放绕线,由此产生大量测试芯片。为此,提出一种用于验证工艺开发包的测试芯片自动生成流程,采用软件接口产生Skill脚本和工艺开发包交互,以获取工艺开发包的信息、发送命令对工艺开发包进行操作的方法,能自动地对参数化单元予以实例化,自动地摆放绕线,并实现测试芯片版图的布局规划。用该软件接口针对某代工厂的40 nm半导体工艺开发包开发一套测试芯片,产生一条测试芯片的平均时间为5.2 s左右,结果证明该方法是有效的,能缩短工艺开发包的验证时间。