16位音频ADC非理想型∑-△调制器的建模

对一款适于16位音频A／D转换器的∑-△A／D调制器进行了系统级设计,考虑了影响调制器性能的各种非理想因素,建立了一整套噪声模型,并进行了仿真分析。将仿真结果与未考虑非理想因素的结果进行比较,可以看出,考虑了非理想因素的建模更能预测实际电路的性能,从而更好地为晶体管级电路设计做铺垫。     

基于Windows CE的嵌入式电子邮件系统设计与实现

本文分析了SMTP(ESMTP)/POP3协议,MIME和RFC822的邮件格式和实现机理,以WindowsCE为开发平台,采用eMbeddedVisualTools开发工具设计实现了适于嵌入式移动设备所使用的电子邮件系统,并通过了不同环境下的运行效果测试。     

高速低功耗钟控比较器的设计

在分析各种比较器的基础上,设计了一种高速低功耗的钟控比较器,着重优化了比较器的速度和功耗.在SMIC 0.35μm n阱CMOS工艺条件下,采用Cadence Spectre对电路进行了模拟.结果表明,比较器的最高工作频率为200 MHz,精度为0.3 mV,在3.3 V的电源电压下,功耗仅为0.4 mW.     

一款适于音频ADC的共源共栅放大器设计

设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器.该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益.运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4 pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求.     

求解半导体器件流体力学模型的新方法

采用样条分步法SADI与高阶紧致差分相结合的方法,计算用于半导体器件模拟的流体力学模型.数值计算表明,相比当前最为流行的两种器件模拟方法CGS及Newton-S0R,这种方法可以降低方程的迭代次数约40%,并明显减少方程的求解时间.     

深亚微米CMOS IC全芯片ESD保护技术

CMOS工艺发展到深亚微米阶段,芯片的静电放电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效而且可靠的ESD保护措施。基于改进的SCR器件和STFOD结构,本文提出了一种新颖的全芯片ESD保护架构,这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的。     

用于半导体器件模拟的高精度三次样线法

采用三次样线方法(SADI)与高阶紧致差分相结合的方法计算用于半导体器件模拟的漂移扩散模型(DD)模型,并实现了该算法在半导体器件模拟中的应用。数值计算表明,这种方法可以降低方程的迭代次数约35%,并明显减少方程的求解时间。     

16位音频ADC非理想型Σ-Δ调制器的建模

对一款适于16位音频A/D转换器的Σ-Δ A/D调制器进行了系统级设计,考虑了影响调制器性能的各种非理想因素,建立了一整套噪声模型,并进行了仿真分析.将仿真结果与未考虑非理想因素的结果进行比较,可以看出,考虑了非理想因素的建模更能预测实际电路的性能,从而更好地为晶体管级电路设计做铺垫.     

求解半导体器件流体力学模型的新方法

采用样条分步法SADI与高阶紧致差分相结合的方法,计算用于半导体器件模拟的流体力学模型.数值计算表明,相比当前最为流行的两种器件模拟方法CGS及Newton-S0R,这种方法可以降低方程的迭代次数约40%,并明显减少方程的求解时间.