排序方式： 共有2条查询结果，搜索用时 0 毫秒
1
1.
基于Booth编码模乘模块RSA的VLSI设计 总被引：2，自引：0，他引：2
在Montgomery模乘算法基础上，采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程，将算法迭代次数为原来的一半，同时采用省进位加法器作为大数加法的核心，使模乘算法中一次迭代的延迟为两个一位全加器的延迟，提高了处理器的时仲频率，在0.25μm工艺下，对于1024位操作数，可在200MHz时钟频率下工作，其加密速率约为178kbit/s。 相似文献
2.
在开发RSA加解密算法用DSP实现的基础上,给出了几种提高RSA运算速度的方法,给出了一种高效的长整数求余算法,引入窗口法幂乘算法,并结合到求余算法中,最后提出了伪余数的概念。结果表明,经过引入上述方法,提高了RSA加解密算法的速度。 相似文献
1