排序方式: 共有31条查询结果,搜索用时 7 毫秒
1.
2.
近年来,SOC设计方法学的研究越来越引起人们的注意。C语言适合对系统进行高层次的描述。C语言的系统描述经过软硬件划分之后,要求将硬件实现部分转换为适合于综合的VHDL语言。文章通过分析两种语言的区别,提出并实现了适于表达C语言描述内容的VHDL结构形式,并对几种C语言结构提出合理的转换方案。实验表明,文章提出的方案是正确的和有效的。 相似文献
3.
本文主要介绍了层次化CDFG中标准控制结构和并行结构的扩充及转换方法,从而为在高层次 SOC设计中真正使用HCDFG提供了基础。同时,文中还给出了HCDFG在系统验证中的作用,它为不同方法的混合验证提供了统一而有效的内部结构。 相似文献
4.
软硬件协同验证系统平台间通讯设计 总被引:2,自引:0,他引:2
软硬件协同设计是软件、硬件的并行设计,包括系统描述、软硬件划分、设计实现和软硬件协同验证等几个阶段[1]。软硬件协同验证同时验证软件和硬件,使用处理器仿真器进行协同验证是其中一种重要的方法。一个能够对片上系统(SOC)设计进行全面快速验证的测试系统将会大大提高协同设计的效率[2]。测试系统中不同平台之间数据和信号的发送与接收是系统中必不可少的组成部分。该文介绍了测试系统平台间通讯方式和通讯协议的设计与实现。 相似文献
5.
调度问题的形式化描述 总被引:2,自引:0,他引:2
本文介绍高层次综合中调度问题的形式化描述。该描述将调度问题形式化为整数规划问题。它全面地考虑了调度问题的时间约束与资源约束、多周期操作与链式操作,流水线功能单元与非流水线功能单元以及分枝操作的调度问题。它为解决调度问题提供了一个较好的数学模型。 相似文献
6.
介绍了一个针对同步时序电路VHDL设计的性质验证的解决方案-一个有效的符号模型判别器VERIS,该模型判别器利用同步时序电路设计的特点以及待验证性质的局部性,可显著地减少有限状态机(FSM)的状态空间;大大地提高可达性分析和性质验证的速度;同时,实现了反例生成机制,实验结果表明,与Deharbe的模型判别器相比,用这个模型判别器验证一些基准电路更加适用于同步时序电路。 相似文献
7.
模型判别技术是验证时序电路的一种重要手段。使用高层次描述的电路设计,往往是由多个相互关联的部分组成,利用此特点,本文提出一种基于模块的层次化建模方法,通过对设计描述进行分析。并结合待验证的性质,达到提高模型判别器性能的目的。实验表明,用这种模型可以实现状态数的有效减少。 相似文献
8.
本文主要介绍了层次化CDFG中标准控制结构和并行结构的扩充及转换方法,从而为在高层次SOC设计中真正使用HCDFG提供了基础。同时,文中还给出了HCDFG在系统验证中的作用,它为不同方法的混合验证提供了统一而有效的内部结构。 相似文献
9.
本文介绍了一个在Sun4/110机器上开发的VHDL-1076语言的支撑环境,它以VHDL硬件描述语言为基础,为数字系统的设计验证等提供了一个良好的支撑环境。目前这一支撑环境还处于不断地完善过程中。 相似文献
10.
强时间约束条件下的调度优化算法 总被引:1,自引:0,他引:1
强时间约束是指控制数据流图CDFG的延迟时间无法满足的时间约束。为了使CDFG的延迟时间能够满足强时间约束,本文提出了对CDFG的优化(压缩)算法。该算法根据操作的结合律和兮配律,在满足硬件资源约束的条件下,将CDFG关键路径上的操作转换到相关的非关键路径上去,使关键路径上的操作个数减少(即CDFG的延迟时间减少),从而使CDFG的延迟时间满足强时间约束。该算法在不改变CDFG语义的前题下,重新安排CDFG中的各个操作,尽量减少关键路径上的操作个数。该算法已经加入到我们所完成的DBS调度算法的控制策略中,使得DBS调度算法能够在强时间约束条件下进行调度。 相似文献