基于65nm高速SRAM全定制设计

工艺进入65nm后,芯片集成度越来越高,器件的尺寸原来越小,加上走线宽度的减少,互连寄生效应越来越 大,对SRAM 的性能的影响也愈加显著。本文从全定制的设计流程出发,介绍了怎样实现SRAM不同功能模块之间的版图布 局和IP的设计。在保证模块性能的同时,减少互连寄生对SRAM的影响,保证SRAM的高速运行。     

两种H形管的抗总剂量性能仿真研究

为了研究0.13μm体硅工艺的抗总剂量效应加固,分别对两种结构的H形管的性能做了仿真研究。仿真结果表明,两种结构的H形管有基本相同的转移特性曲线,但有一种结构的H形管有较大的饱和电流;同时,此结构的H形管还有较强的抗总剂量性能,可考虑在抗辐照要求的集成电路中使用。     

Buffer单元单粒子效应及其若干影响因素研究

基于标准0.13μm工艺使用Sentaurus TCAD软件采用3D器件/电路混合模拟方式仿真了buffer单元的单粒子瞬态脉冲。通过改变重离子的入射条件,得到了一系列单粒子瞬态电流脉冲(SET)。分析了LET值、入射位置、电压偏置等重要因素对SET峰值和脉宽的影响。研究发现,混合模式仿真中的上拉补偿管将导致实际电路中SET脉冲的形状发生明显的变化。     

基于TCAD模拟的buffer单粒子效应解析分析

半导体器件和集成电路的辐射效应,其本质就是电子空穴对的产生和复合、电荷的传输与收集、界面态和氧化层陷阱电荷积累等一系列的物理过程。这些物理过程会受到各种因素的影响,例如上拉补偿管的尺寸、重离子入射角度、器件的外延层浓度等。本文使用TCAD器件/电路混合模式仿真了这些关键变量对buffer电路单粒子效应的影响。     

深亚微米大容量PROM芯片ESD保护技术

从全芯片角度出发,采用多电源ESD架构和全芯片ESD设计,对整颗芯片提供全方位的ESD保护,介绍了基于0.18μm CMOS工艺设计的大容量PROM芯片的ESD设计技术。同时,通过对高压编程引脚的ESD加固设计,提高了芯片的整体抗ESD能力。最终产品ESD测试满足项目要求。     

采用EEPROM工艺设计适用阵列逻辑器件设计通用阵列逻辑器件——遇到的问题与解决方案

电可擦除只读存储器(EEPROM)工艺可广泛运用于各种消费产品中,像微控制器、无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中.0.18μmEEPROM智能模块平台可广泛应用于快速增长的IC卡市场,如手机SIM卡、借记卡、信用卡、身份证、智能卡、USB钥匙以及其他需要安全认证或需时常更新和编写资料的应用设备中.     

采用EEPROM工艺设计通用阵列逻辑器件——遇到的问题与解决方案

电可擦除只读存储器（EEPROM）工艺可广泛运用于各种消费产品中,像微控制器、无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中。0．18μm EEPROM智能模块平台可广泛应用于快速增长的IC卡市场,如手机SIM卡、借记卡、信用卡、身份证、智能卡、USB钥匙以及其他需要安全认证或需时常更新和编写资料的应用设备中。