基于无人机中继的星地认知网络波束成形算法

针对基于无人机中继的星地认知网络,提出了两种波束成形（beamforming, BF）算法,通过对各种干扰进行抑制,实现系统间的频谱共享。具体而言,在基于无人机中继的卫星网络作为次级网络、地面网络作为主网络的情况下,以无人机最大发射功率和主用户所受干扰为约束条件,建立次级用户信干噪比最大化准则的优化问题;接下来在已知次级用户统计信道状态信息的条件下,提出一种基于迭代的BF算法对优化问题进行求解;更进一步,为了降低迭代算法的实现复杂度,提出了一种基于迫零的BF算法。最后,计算机仿真验证了所提两种波束成形方案的正确性与有效性。     

面向卫星-地面协同通信系统的物理层安全传输设计

为增强多窃听者场景下的卫星-地面协同通信系统数据传输安全性,首先建立以卫星链路物理层安全传输速率最大化为优化准则、地面链路传输质量和信号发送功率为约束条件的卫星-地面协同传输优化问题.由于该优化问题的非凸性,随后通过引入辅助变量,将原问题分解为主、次两个子问题进行迭代求解,其中主问题为一维搜索问题,次问题则需进一步借助半正定松弛和矩阵变换方法转换为等价凸优化问题.最终,提出一种基于物理层安全的卫星-地面协同传输设计方案.计算机仿真结果表明,信号发射功率和卫星天线数的增加可提升系统安全速率,而窃听者数量的增加则会使得系统安全性降低.     

空间调制技术及发展

作为一种多天线传输技术,空间调制（SM）近年来发展迅速,与传统的MIMO技术相比,能有效地避免信道间干扰（ICI）和多天线发射的同步问题。分析了空间调制技术的基本原理,并对天线接收算法进行了分类比较。通过仿真比较了SM与垂直贝尔实验室分层空时结构（V-BLAST）,证明了SM性能上的优势,同时分析了SM对独立信道条件的依赖性。最后,空间调制研究热点以及一些亟待解决的问题得到了深入的讨论。     

基于FPGA的高速高斯随机数发生器

设计了一个基于FPGA的高速、高性能的高斯随机数发生器。首先简要介绍了以前的一些算法并指出其不足之处。然后阐明了本文的算法：对均匀随机数进行高效的变换以生成非常接近高斯分布的随机数,再依据中心极限定理把两个上述随机数相加得到高斯随机数。算法所需的运算只有RAM的读操作与乘法、加法运算。分析了算法的性能并与其他算法做了对比,证明了本文算法的高效性。最后给出了FPGA实现的系统结构,并分析了所需的硬件资源。     

基于循环群的准循环LDPC码构造

随机LDPC码的编码相当复杂,相对随机LDPC码而言准循环LDPC码具有编码复杂度低的特点,它可以用移位寄存器来实现线性复杂度的编码器.LDPC码通常采用Tanner图上的和积算法进行迭代译码.对于无圈的Tanner图,即girth为无穷大的Tanner图,和积译码是一种最优译码算法.本文提出了一种基于行列约束的LDPC码代数构造方法,这种构造方法可以构造出一类二元的准循环LDPC码,它的girth不小于6.仿真结果表明,构造出来的LDPC码在AWGN信道下采用和积迭代译码就误块率与误码率等方面的性能可与标准码相当.     

一种基于整数变换DC分量的自适应视频水印算法

提出了一种基于直流分量的自适应视频水印算法。在对原始视频帧进行随机选择的基础上,对亮度分量作二维4×4整数变换,并提取直流分量分组进行一维整数变换;为了兼顾水印的不可见性与鲁棒性的要求,根据水印长度和变换之后系数的大小自适应地选择嵌入水印的组及系数的改变强度。水印嵌入之前进行随机置换与LDPC编码增强了水印抗攻击能力。实验结果表明,该算法能够保证很好的视频质量,视频帧的PSNR值高于50dB,并实现了水印的盲提取。对于常见的视频攻击有较强的鲁棒性,特别是在多种格式压缩的条件下能有效提取水印。     

多关口站的卫星通信系统前向链路安全性能分析

针对卫星通信系统的前向链路,分析了基于选择合并(Selection Combining,SC)方案下的系统安全中断性能.首先,考虑路径损耗和天线增益,并假设卫星链路服从阴影莱斯(Shadowed-Rician,SR)分布的情况下,得到SC方案下系统的端到端输出信噪比(Signal-to-Noise ratio,SNR)...     

准循环低密度校验码的快速编码

探讨了准循环低密度奇偶校验码的快速编码问题.基于循环矩阵的一种特性,提出了一种基于并行SRAA结构的编码算法.能够提高编码器的吞吐量.这种编码方法的主要优点是复杂度较低,且编码延时小.在FPGA上实现了码长为8 176而码率为0.875的有限几何LDPC码的编码器,吞吐量达到800 Mb/s.     

800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。