排序方式: 共有11条查询结果,搜索用时 15 毫秒
1.
基于FPGA的SAR信号存储与预处理模块设计与实现 总被引:1,自引:0,他引:1
随着FPGA技术的迅速发展,FPGA超强的并行处理能力使得它在SAR信号处理等高速实时信号处理领域起到越来越重要的作用.本文通过一个以FPGA为核心处理器的星载SAR信号存储与预处理系统为例,采用模块化的设计思想,灵活、高效的实现了对2GB SAR信号的多通道、大规模存储管理、FIR滤波与降采样等预处理功能.其中,重点介绍了三端口非透明型SDRAM控制器模块和滤波降采样模块的设计与实现. 相似文献
2.
3.
本文采用Altera公司的Stratix系列FPGA实现了一个三端口非透明型SDRAM控制器,该控制器面向用户具有多个端口,通过轮换优先级的设计保证了多个端口平均分配SDRAM的带宽且不会降低传输速率。将访问SDRAM空间虚拟成一个简单的访问三口RAM的操作,采用乒乓的DMA传输机制大大提高了数据传输的带宽和效率。 相似文献
4.
5.
6.
系统级仿真与验证方法在精确打击武器成像系统中的应用 总被引:1,自引:1,他引:0
合成孔径雷达(SAR)实时成像处理系统的快速仿真与验证是系统实现的前提条件,也是以SAR系统为图像匹配末制导方式的精确打击武器设计的必经之路。根据随机信号理论,对SAR成像系统的误差特性进行了简单分析。研究了基于系统级描述语言的、高效的、快速的系统级算法仿真与验证方法,使得在系统设计之初,就能够验证系统的功能与性能,并探索系统实现的体系架构。在此基础上以System C为系统级描述工具,对SAR成像的RD算法进行了单精度浮点和定点成像的仿真比较。 相似文献
7.
基于FPGA的连通域标记设计与实现 总被引:1,自引:0,他引:1
提出了一种基于FPGA的连通域标记电路设计方案.该方案不仅满足了实时、高精度等要求,还特别增加了虚警剔除的功能.该硬件设计方案采用单次逐像素扫描法,该法通过对图像进行一次逐像素扫描,将标记与参数并行处理,最后根据统计出来的连通域及参数信息实现虚警剔除.相比较其它的硬件实现方案,该设计方案具有显著优势,通过优化标记与参数处理,该方案更适合硬件的并行处理特性;去除了第二次逐像素扫描,使得处理时间变短,资源占用率变小.仿真结果表明:若图像大小为M×N,临时标记区域上限为L,则标记完一幅图像总时钟周期为(M×N×2+L×4).该方案已在单片Virtex-Ⅱ系列FPGA中实现,并作为关键电路应用于舰船图像检测系统中. 相似文献
8.
9.
10.