低电源电压超低功耗Delta-Sigma调制器

为了在低电源电压约束下实现delta-sigma模数转换器（ADC）的低功耗与高精度设计,提出基于开关型运放以及新颖DWA技术的delta-sigma调制器.其中的开关型运放仅工作于半周期相位,可以在低于1 V的电源电压下正常工作,节省了系统功耗.调制器的积分器采用运放分享技术,以降低硬件开销.采用双向循环移位数据加权平均（DCS-DWA）技术,在抑制调制回路中匹配单元误差引起的非线性失真的同时消除了与输入信号相关的寄生音调,提高系统分辨率.提出的delta-sigma调制器在SMIC 0.18 μm 1P6M工艺下流片,动态范围与峰值SNDR分别达94.6和92.5 dB,芯片面积为0.72 mm2.在0.9 V电源电压下,测得系统功耗仅为56 μW,品质因数（FoM）低至34.2 fJ/c-step.结果表明,预期的主要设计目标均已实现．     

一种基于开关型运放和双向循环移位DWA的0.9V Delta-Sigma模数转换器

This paper presents a low-power high-precision switched-opamp(SO)-based delta-sigma(△Σ) analog-to -digital converter(ADC).The proposed SO design allows circuit operation at sub-1 V supply voltage,only needs to work in half of a clock cycle,and thus is suitable for low power applications.In addition,an opamp-sharing technique is applied to save on hardware overheads.Due to the use of a dual cycle shift data weighted averaging (DCS-DWA) technique,mismatch errors caused in the feedback DAC have been eliminated without introducing signal-dependent tones.The proposed ADC has been implemented in a standard 0.18μm process and measured to have a 92.2 dB peak SNDR and 94.1 dB dynamic range with 25 kHz signal bandwidth.The power consumption is 58μW for the modulator at 0.9 V supply voltage and 96μW for the decimation filter,which translate to the figure-of-merit(FOM) of 35.4 fJ/step for the solo modulator,and 94 fJ/step for the whole system.     

基于最大相关熵的GPS/INS组合导航融合算法研究

目前组合导航系统中常用卡尔曼滤波器进行信息融合,它在一定程度上克服了组合导航系统在实际工作中的不确定情况,如测量值易被无法量测的野值污染的实际问题。为优化传统卡尔曼滤波算法性能,提出基于最大相关熵的卡尔曼滤波（MCCKF）算法。该算法是在最大相关熵准则（MCC）和加权最小二乘（WLS）的思想下进行推导得到的。通过Matlab软件对GPS/INS组合导航融合理论建立数学模型,并对其进行模拟和分析,与传统卡尔曼滤波算法所得出的结果相比,结果表明基于最大相关熵的卡尔曼滤波算法具有更高的精度和更强的鲁棒性。     

音频Delta-Sigma数模转换器中 高性能数字前端模块设计

为适应现代便携式音频设备高音质、微型化与低功耗的要求,提出一种面积优化的高精度delta-sigma数模转换器数字前端模块设计.采用改进型公共子式消除（CSE）算法构建有限冲击响应（FIR）内插滤波器,增加公共子式的利用率,以降低系统硬件开销与芯片面积;并采用一种新型双向循环移位数据加权平均（DCS-DWA）技术,可在不引入寄生音调的前提下抑制三阶四比特量化Delta-Sigma调制器的匹配误差,提高了系统的信噪失真比（SNDR）.该模块在中芯国际0.18 μm 1P6M标准CMOS工艺下流片,核心芯片面积为0.42 mm2,峰值SNDR与动态范围（DR）分别达到103.2 dB和104.4 dB.在1.5 V电源电压下,系统功耗为0.12 mW.以上结果表明主要的设计目标均已实现．     

一种面积优化的内插滤波器的设计及实现

为节省芯片面积,设计并实现了一种面积优化的内插滤波器,该滤波器适用于Sigma—Delta音频数模转换器。采用级联多级半带滤波器加采样保持电路的系统结构以降低硬件复杂度。同时为了减少硬件开销,对半带滤波器的结构进行了改进。实现时采用了正则符号编码（CSD）以进一步减少芯片面积。通过Matlab仿真得到了其滤波器系数,经FPGA平台验证了其功能。滤波器采用TSMC0．18μmCMOS工艺实现,核心芯片面积为0．34mm^2。测试结果表明,芯片达到了设计指标,并且在面积上有一定的优势。