图计算加速器中稀疏向量比较单元的设计与实现

绝大多数图计算应用都可以映射为稀疏矩阵和向量运算,稀疏向量的比较运算是稀疏矩阵向量运算的计算瓶颈,为解决图计算加速器中稀疏矩阵列向量比较问题,设计一种稀疏向量比较运算电路,主要包括64个比较运算电路和一个共享存储单元.基于Verilog HDL语言完成电路设计,以SNAP(Stanford Network Analysis Project)上的Flickr数据集为例,在ModelSim SE-6410.1 c完成验证工作,采用Xilinx公司的ISE开发环境对硬件电路进行综合,实验结果表明,该电路的工作频率可以达到264 MHz.     

一种用于图形渲染的高性能SpMV专用加速器结构

图形渲染中涉及的几何变换、投影变换、视口变换等需要大量稀疏矩阵向量乘法(Sparse Matrix-Vector Multiplication,SpM V)运算,如何实现SpMV高性能计算成为了图形处理器设计中的关键性问题之一,然而,当前的SpMV运算存在并行度较差,资源占用较多等问题.为提升硬件运算的性能,本文基于矩阵列向量的线性组合,充分利用数据的并行性,设计了一种专用加速器结构.实验表明,在XC6VLX550T开发板上与其他两种结构相比,速度分别能够提高28%、37%,资源占用率分别减少约48%、18%,应用于图形渲染中的变换操作后,速度分别能够提高28%、30%,资源占用率分别最高减少约48%、60%.     

一种用于E1误码仪的时钟提取电路的设计

给出了一种用于E1误码仪中时钟提取电路的实现方案;对电路的性能进行了讨论、分析;采用硬件描述语言实现和验证,结果符合ITU-T的相关要求。     

用于CDR电路的相位插值选择电路设计

时钟数据恢复电路是高速多通道串行收发系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能.描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方案并给出了CMOS电路实现.在SMIC 0.18 μm CMOS工艺下采用Cadence公司的仿真工具Spectre进行了晶体管级验证,结果显示,利用该电路恢复出来的时钟对数据进行重定时,能较好地消除传输过程中积累的抖动,有效地提高了输入抖动容限.     

2.5 Gbps收发器中1∶2解复用电路的设计

在2.5 Gbps高速串行收发系统接收端中1到2解复用电路位对于降低内核工作速度,减轻设计压力,提高电路稳定性起着关键作用.本文描述了基于电流模式逻辑的解复用电路工作原理,按照全定制设计流程采用SMIC0.18um混合信号工艺完成了高速差分数据的1到2解复用,并采用SpectreVerilog进行了数模混合仿真,结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作.     

2.5Gbps收发器中1:2解复用电路的设计

在2.5 Gbps高速串行收发系统接收端中1到2解复用电路位对于降低内核工作速度,减轻设计压力,提高电路稳定性起着关键作用。本文描述了基于电流模式逻辑的解复用电路工作原理,按照全定制设计流程采用SMIC0.18um混合信号工艺完成了高速差分数据的1到2解复用,并采用SpectreVerilog进行了数模混合仿真,结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作。     

宽带电路交换核心芯片的验证与测试

介绍了一种宽带电路交换核心芯片的结构,针对设计的电路给出了验证模型,讨论了功能验证的内容和方法,重点讨论了流片完成后如何对芯样片进行全面测试.给出了测试系统的组成,并对测试的步骤、内容和方法进行了讨论,最后给出了测试结果及其分析.芯片现已投入实际应用.     

数/模混合信号设计验证中主要问题的分析

数/模混合片上系统的发展日新月异,为保证产品良率,芯片投片前的验证是片上系统设计流程中的关键环节.在数/模混合信号验证方法中,如何对整个混合信号设计的数字模块和模拟模块进行划分,以及如何完成两类模块间数字信号和模拟信号的相互映射传输,是混合验证中的两个主要问题.以一个1∶2解复用的混合信号设计为例,对这两个问题进行了分析讨论,同时从工具角度对两类仿真器之间的同步做了论述,最后采用Cadence的Virtuoso AMS Simulator工具进行了完整的混合信号验证.