一种基于多核嵌入式系统的TD-LTE同步校正方法

针对TD-LTE系统中同步性错误随机发生的问题,提出了一种通过ARM+DSP+FPGA平台的嵌入式系统实现帧号和原语的同步校正方法。该方法基于TD-LTE射频一致性测试仪表硬件平台,通过该嵌入式系统中ARM、DSP、FPGA间的协调工作,由GPMC模块通过帧号和原语两方面对系统同步性进行校正。在TD-LTE射频一致性测试仪表硬件平台中进行了验证,结果表明,该方法在实现帧号与子帧号同步校正的基础上明显提高了TD-LTE系统通信的稳定性。     

ARM+DSP嵌入式系统BootLoader在LTE中的实现

选取基于ARM+DSP双核系统的C6A8168为硬件平台,根据TD-LTE系统中的设计要求,介绍了基于ARM+DSP的嵌入式双核系统从系统上电到双核完全启动的BootLoader设计和实现,包括从中断向量表的建立、主处理器启动到进入应用程序的整个过程,并重点阐述了基于ARM+DSP双核非对称架构与传统的单核处理器的BootLoader的异同。经验证,本BootLoader在实现ARM+DSP双核系统启动的同时满足了TD-LTE射频一致性系统的要求。