基于ZYNQ的通用型卷积神经网络设计与实现

针对基于FPGA平台的神经网络开发周期过长、调节网络模型麻烦等问题,设计了一种基于ZYNQ的通用型卷积神经网络模型。首先通过Tensorflow平台搭建神经网络并训练得到模型各层权重;其次利用高层次综合工具进行卷积层和池化层的IP核设计;然后在ZYNQ平台上部署模型;最后分别运行了Le Net-5和Alex Net-8神经网络进行验证。实验结果表明模型在只损失极少准确度的情况下,卷积与池化运算速度相比于ARM平台分别提高了3.65倍和2.31倍,并具备通用性。     

基于Cache-DCN YOLOX算法的交通标志检测方法研究

针对传统方式识别交通标志算法存在的检测精度较低的问题,提出了一种基于Cache-DCN YOLOX算法的交通标志识别方法。在该方法中,使用DCN可变形卷积替换backbone中的普通卷积,有效地增大了模型的感受野,提高了特征提取能力;使用EIOU损失函数代替YOLOX中的GIOU损失函数,优化了训练模型,提高了收敛的速度;优化设计了YOLOX算法中的强弱两阶段的训练过程,增强了模型的泛化性能,同时加入cache方案,进一步提高了检测精度。在交通标志数据集TT100K上进行了实验,提出方法的检测精度为67.2%,比原YOLOX算法的检测精度提升了6.4%,同时,在被遮挡的小目标等多种受干扰的环境下,提出的方法能够精确地检测出交通标志,并有着较好的置信度,满足实际需求。     

边缘检测算法的对比研究及FPGA的实现

图像的边缘检测用于提取图像特征,在图像分割、图像识别、人脸识别等技术中提供了基础处理。为了提高边缘检测精度和实时性,对图像处理边缘检测的算法进行分析。利用Matlab仿真比较算法的优缺点,得出了Canny算法边缘检测效果较好,通过FPGA开发板进行了Canny算法的边缘检测实验研究。从实验结果可以看出,Canny算法的边缘检测效果更明显,边缘检测的信息更多,在应用中能够更好地发挥作用。     

基于以太网传输的图像处理系统设计及FPGA实现

为了保存经过采集和处理后的图像,并且确保传输图像的实时性和高效性,设计了一种远距离、高效率传输存储系统,该系统的FPGA主控芯片是Altera公司研发的Cyclone IV E系列,通过以太网中的UDP协议实现图像数据的传输。首先,通过摄像头OV5640进行图像数据的采集;其次,把采集到的数据进行图像预处理;然后,把处理后的图像通过SDRAM进行缓存;最后,通过网线利用UDP传输协议传输到上位机上进行保存。该方法适用于数据传输量大、传输距离远以及传输效率高等要求,并且能够实时的保存处理后的图像数据,为后续的处理奠定了基础。     

基于FPGA的裁切机步进电机控制算法设计

针对传统加减速算法中减速点不易确定,为了确保在裁切机运动控制系统中加减速算法的实时性和准确性。对比分析常用的加减速算法,在分析传统的梯形加减速算法原理上,提出了一种基于FPGA(Field Programmable Gate Array)的改进梯形加减速算法,采用该算法实现了运动控制系统的设计,利用Vivado仿真系统进行仿真,搭建实验平台对算法进行验证。实验结果表明,改进的梯形加减速算法能够自动确定减速点的位置并达到实时性的要求,通过理想曲线与实际曲线的对比,可以看出电机实际运行速度曲线平滑,转速误差小。     

传送带偏移检测技术研究及FPGA实现

为了解决送料传送带在运行过程中发生的横向偏移和纵向偏移所导致的材料加工精度降低等问题,设计了一种基于改进的Hough直线检测算法的传送带偏移检测系统。本系统采用FPGA作为处理单元,对CMOS图像传感器拍摄的实际传送带图像进行滤波、边缘检测、二值化等图像的预处理,利用以太网传输方式把预处理后的图像信息传送给上位机,在上位机中进行Hough直线检测算法处理,获得传送带的偏移状态。通过实验,系统能够实时地检测出倾斜角精度最高0.245°的倾斜偏移和横向8个像素的偏移。     

基于FPGA的改进四帧差分的运动目标检测算法

针对运输系统中运动目标在运动垂直方向上边缘信息缺失的问题及运动目标检测实时性差的缺点，提出了一种改进的融合边缘检测算法的四帧差分法，结合现场可编程门阵列(FPGA)芯片的并行工作特性，满足了运动目标检测的实时性要求。改进的四帧差分算法是采用间隔帧间差分的方式，将运动目标区域提取出来与边缘检测相融合，同时利用FPGA中多端口SDRAM图像缓存技术对实时图像进行缓存和输出。系统实现了对运输带上运动目标的检测，结果表明，该算法能够较好地解决在传统帧间差分法中运动目标在运动垂直方向上边缘缺失的问题，同时也能准确且实时地检测出待测运动目标。     

基于改进的Ａｌｅｘｎｅｔ的服装识别及ＦＰＧＡ加速实现

为了快速识别服装款式类型,针对现有的服装识别网络模型有所累赘以及速度响应仍然有待提升的问题,本文设计了一种改进的Alexnet。采用小卷积核替换大卷积核的方式减少计算量并提升识别准确度,相比于原神经网络提升了2个百分点；然后通过对网络进行权重提取,最后在FPGA进行网络搭建,通过FPGA的高运算功能进行加速,在稍微减少改进的Alexnet的准确度的情况下大幅度的提升了识别速度,相比于ARM平台提升了3倍。