高速时钟源信号失真的分析

时钟源的准确程度直接影响整个电路工作的稳定性,然而由于设计中的失误可能使时钟脉冲出现扰动,形成很强的干扰,本文对这些干扰的表现形式及如何滤除做了详细的讨论.     

基于VXI总线用DDS+PLL技术实现精密时钟源

DDS(直接数字频率合成)技术是一门在频率合成领域的新兴技术,具有响应时间短,精度高等优点。而PLL(PhaseLockedLoop)锁相环技术虽然工作速度慢,但稳定可靠。VXI总线具有灵活、体积小、可移植好等特点,VXI总线测试平台是21世纪公认的仪器总线系统和自动测试系统的优秀平台。VXI总线模块仪器的优点是宜于集成为不同用途的自动测试系统,具有优良的交互操作性,数据传输速率高,可靠性高,易维修,体积小,重量轻,功耗低,可移动性好,价格与传统的自动测试系统相比具有巨大的竞争潜力。