具有预加重作用的１０ Ｇｂｐｓ发送端设计

针对10Gbps高速SerDes发送端信号完整性问题,本文对关键模块进行优化设计,包括高速串行器、前馈均衡电路(Feed-Forward Equalizer, FFE)、电流数模转换器(Current Digital Analog Converter, IDAC)控制电路等。为降低时钟性能的要求,对传统电流模逻辑(Current Mode Logic, CML)串行器进行改进,通过调整时钟占空比的方法,设计四分之一速率的串行器,并依次更替控制输入数据的等相位差时钟,可以得到FFE所需的多路延迟数据。为了均衡由于信道的各种非理想因素产生的信号频率上的衰减,采用IDAC控制抽头系数的三抽头前馈均衡器对线路衰减进行均衡,提出使用MATLAB对信道衰减进行建模,并以此来设计滤波器的方法,快速简便确定抽头系数,将抽头系数映射到IDAC的不同控制位从而获得针对不同信道衰减的FFE。最终,设计基于TSMC 28nm CMOS工艺实现。仿真结果显示数据传输达10Gbps时高速串行器逻辑正常,数据眼图良好,输出抖动在0.09UI,满足高速背板通信电路的标准。     

一种相机位姿鲁棒估计方法

针对位姿估计算法对鲁棒性和精度要求高的特点,提出了一种鲁棒的高精度位姿估计方法:该方法以3个样本点对为基础,首先假设各空间点到投影中心的距离近似相等,然后根据像点与空间点间的几何约束关系建立方程组并推导迭代公式,进而迭代求解各空间点到投影中心的距离;以此为基础,提出了一种最小二乘绝对定向方法来获取相机的初始位姿。最后根据空间点与像点之间的共线约束进行迭代优化,得到最终的相机位姿。测试表明,该方法在满足假设的条件下能很好地收敛,并达到较高的解算精度。