配网合环干扰下的过电压计算模型设计与实现

传统模型计算的过压准确性差。因此,设计并实现配网合环干扰下的过电压计算模型,采用针对多端设备的NIF模型准确描述设备的宽频特性,可直观获取设备在过电压下的宽频参数。将设备模型基于真实连接状态互联,采用矢量匹配法获取配网拟合频域参数,通过时域递归卷积运算获取配网合环干扰下各关键点的过电压情况。通过配网合环干扰下节点电压偏差隶属函数,构建过电压优化计算模型,提高配网合环干扰下的过电压计算精度。实验结果表明,所提方法可准确描述配网合环受过电压干扰的内部设备过电压水平,运算准确性更高,且有效控制节点的电压情况,提高系统的供电质量。     

基于二维卷积神经网络的电阻抗成像算法

电阻抗成像技术(EIT)是一种非侵入、无辐射和成本低的成像技术。其逆问题求解时,传统的解决方法存在空间分辨率差的弊端。为此,提出了二维卷积神经网络(2DCNN)的解决方法。采用该方法,在有噪声和无噪声环境下,对不同形状、大小和位置的目标物体进行仿真,并且与Tikhonov和深度学习网络(DNN)算法进行了比较。仿真结果表明2DCNN方法可以有效地提取数据特征,重建的图像相对于其他方法伪影少、分辨率高、成像质量高、抗噪声能力强。     

配网合环干扰下的过电压计算模型设计与实现

传统模型计算的过压准确性差。因此,设计并实现配网合环干扰下的过电压计算模型,采用针对多端设备的NIF模型准确描述设备的宽频特性,可直观获取设备在过电压下的宽频参数。将设备模型基于真实连接状态互联,采用矢量匹配法获取配网拟合频域参数,通过时域递归卷积运算获取配网合环干扰下各关键点的过电压情况。通过配网合环干扰下节点电压偏差隶属函数,构建过电压优化计算模型,提高配网合环干扰下的过电压计算精度。实验结果表明,所提方法可准确描述配网合环受过电压干扰的内部设备过电压水平,运算准确性更高,且有效控制节点的电压情况,提高系统的供电质量。     

短沟道铝栅CMOS器件及工艺研究

利用计算机模拟软件Tsuprem4、Medici以及流片实验开发了短沟道铝栅CM0S器件及其工艺流程.对铝栅1.5μm短沟道CMOS工艺进行器件结构、工艺和电气性能等参数的进行了大量的模拟和流片实验,最后在提出的工艺平台上成功流水了1.5μm铝栅CMOS流片测试的阈值电压为士O.6V,击穿达到11V,各项指标参数的模拟与实际测试误差在5%以内,器件的各项指标达到了量产的要求.     

冗余电压数据干扰下的配网合环潮流计算方法改进研究

传统阻抗法在运算配网合环潮流时,受到冗余电压数据的干扰,存在计算结果精度不高,消耗时间较长的问题。因此提出基于前推回代的合环潮流计算方法,采用前推回代方法基于冗余电压干扰下的辐射状配网合环系统结构,基于节点迭代过程的运算结果,判断节点是否具备合环条件并对其进行调整和改进,当相邻两次迭代节点电压差模分量的最大值小于给定收敛值,说明迭代过程结束,获取节点电压值。采用三相潮流计算方法,获取配网合环中的网格参数,并对各节点电压进行初始化设置,对配网合环末端进行回推计算得到支路功率的分布情况,获取配网合环潮流计算值。实验结果说明,所提方法提高配网合环潮流计算精度,具有较高的收敛效率和运算效率。     

冗余电压数据干扰下的配网合环潮流计算方法改进研究

传统阻抗法在运算配网合环潮流时,受到冗余电压数据的干扰,存在计算结果精度不高,消耗时间较长的问题。因此提出基于前推回代的合环潮流计算方法,采用前推回代方法基于冗余电压干扰下的辐射状配网合环系统结构,基于节点迭代过程的运算结果,判断节点是否具备合环条件并对其进行调整和改进,当相邻两次迭代节点电压差模分量的最大值小于给定收敛值,说明迭代过程结束,获取节点电压值。采用三相潮流计算方法,获取配网合环中的网格参数,并对各节点电压进行初始化设置,对配网合环末端进行回推计算得到支路功率的分布情况,获取配网合环潮流计算值。实验结果说明,所提方法提高配网合环潮流计算精度,具有较高的收敛效率和运算效率。     

基于二维卷积神经网络的电阻抗成像算法北大核心CSCD

电阻抗成像技术(EIT)是一种非侵入、无辐射和成本低的成像技术。其逆问题求解时,传统的解决方法存在空间分辨率差的弊端。为此,提出了二维卷积神经网络(2DCNN)的解决方法。采用该方法,在有噪声和无噪声环境下,对不同形状、大小和位置的目标物体进行仿真,并且与Tikhonov和深度学习网络(DNN)算法进行了比较。仿真结果表明2DCNN方法可以有效地提取数据特征,重建的图像相对于其他方法伪影少、分辨率高、成像质量高、抗噪声能力强。