基于MOBILE的JK触发器设计

介绍了一种新型量子逻辑单元电路——单稳双稳转换逻辑单元及其工作原理,在此基础上探讨并设计了以MOBILE为基本单元电路的具有同步置位复位功能的边沿型JK触发器电路,从而丰富了量子电路中触发器的类型     

基于复数权值神经元的数字逻辑最稳健设计

复数权值神经元由于引入了多阈值逻辑而具有更强的性能,文中根据其数学模型,结合二进神经元稳健性的概念,提出了基于该神经元的稳健性定义.并结合定义,实现了基于单个神经元的基本数字逻辑以及异或运算的最稳健设计方案,从而证明了该稳健神经元实现任意数字逻辑的有效性和可行性,说明了其强大的处理能力.     

具有负阻微分特性的NDR-MOS电路模型及应用

该文介绍了基于MOS管构成具有负阻微分特性的网络,仿真了网络中各种参数改变对特性曲线的影响,负阻微分MOS网络可以模拟共振隧穿二极管的I—V特性。根据实际的InGaAs／A-1As／InP异质结共振隧穿二极管测试结果,通过设置合理的参数和偏置,给出了适用于蔡氏电路的非线性特性曲线,对今后设计基于共振隧穿二极管的混沌系统以及硬件电路的构建提供了理论基础。将共振隧穿二极管应用于混沌系统的设计中,相比于传统的基于运放构成的非线性网络,具有结构简单、功耗低、工作频率高等特点。     

基于稳健神经网络的CMOS电路开关级设计

基于数字电路开关级设计的优越性、稳健布尔神经网络和开关级电路结构的相似性,提出了一种基于稳健布尔神经网络的互补金属-氧化物半导体(CMOS)晶体管电路的开关级设计方法.该方法通过神经元激活函数推导开关级电路的开关函数,同时引入神经网络中卡诺图化简和最小项限制的化简方法.所得电路可以和传统的开关级电路相吻合,电路结构清晰,并进一步减少了金属-氧化物半导体(MOS)晶体管的数目.     

基于阈值逻辑门的任意布尔函数综合

阈值逻辑门具有很强的逻辑功能及独特的优点,用阈值逻辑门实现数字逻辑函数也一直受到关注.该文在研究阈值逻辑门性质的基础上,提出了一种基于阈值逻辑门的任意布尔函数综合的新算法.该算法引入了神经网络的学习法则和化简规则,不但具有简单规范的特点,同时降低了实现数字逻辑函数的复杂性.体现了基于阈值逻辑门综合布尔函数的有效性和优越性.     

基于复数权神经元的布尔函数稳健学习算法

复数权神经元由于引入了多阈值逻辑而具有更强的性能.文中根据其数学模型,结合二进感知器神经元稳健设计概念,提出了该神经元的稳健性数学定义,并根据定义,得到了简单逻辑和异或逻辑的单个神经元稳健实现方案.然后根据该方案提出了任意复杂布尔函数稳健实现算法,同时证明了该算法的正确性.最后通过具体实例演示该算法实现布尔函数的过程和...     

改进型三值RTD量化器的设计

共振隧穿二极管RTD本身所特有的负阻微分特性使其成为天然的多值器件。介绍了三值RTD和三值RTD+HEMT的伏安特性以及三值RTD量化器和开关序列的工作原理,以RTD开关序列模型为指导思想设计出改进型三值RTD量化器电路,比原电路结构简单,仿真结果验证了设计的正确性。该设计方法不仅可以用于实现更简单和更灵活的三值RTD量化器,还能用于更高值的多值RTD逻辑电路的设计中。     

势阱势垒宽度对GaAs/AlGaAs对称DBS RTD NDR特性的影响

目前共振隧穿二极管(RTD)多值逻辑电路研究采用多个MOSFETs组合,以逼近RTD特性,这是现有逻辑功能验证的不足。针对该问题,通过建立对称双势垒RTD电子输运的解析模型,进而采用SILVACO TCAD对Ga As/Al Ga As基对称DBS RTD器件的电学特性进行仿真实验研究。根据仿真实验的结果分析总结了势阱和势垒宽度对Ga As/Al Ga As基对称DBS RTD负阻特性影响的规律,并根据MVL电路设计应用的低压、低功耗、适当峰谷电流比和工艺可实现性等要求,通过大量的仿真优化实验提出采用Ga As/Al Ga As基对称DBS RTD实现多值逻辑电路设计所需的对称DBS RTD器件设计参数窗口。     

混合型CMOS-忆阻与非/或非单元的设计及应用

针对级联型运算单元的延迟问题,设计了一种新的CMOS-忆阻与非/或非逻辑电路结构。首先,采用阈值型压控忆阻器模型,以忆阻器和CMOS晶体管为核心,设计了一款混合型CMOS-忆阻与非/或非逻辑运算单元,有效减小了延迟时间;然后,将混合型CMOS-忆阻与非/或非逻辑运算单元应用到了八线三线编码器电路的设计中,通过控制不同的输入信号能得到对应的二进制编码信号;最后,通过PSPICE仿真验证了设计电路的正确性。     

RTD电路的可测试性设计

针对共振隧穿二极管(RTD)电路由于具有超高集成度特点所带来的电路测试困难,在故障分析与故障模型的基础上提出了RTD电路的可测试性设计方案.该方案基于RTD电路开关级模型,针对电路基本的开路、短路故障合理增加控制端,利用控制端信号设计测试向量,使电路达到完全可测的目的.本方案可测试性程度较高,硬件花费较小,仅需附加一个金属氧化物半导体管(MOS)与两个控制端便可有效地测试出RTD电路的开路故障与短路故障,提高了电路的可控制性和可观察性,经PSPICE9.0软件验证达到了可测试性设计的目的.