一种流水线存储的数据采集系统

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在CPLD内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

河道堤防管理现状与发展对策探析

河道堤防工程建设对水资源的合理使用和人民生命财产安全有重大影响。加强河道堤防管理,是发挥河道堤防工程效益的重要手段。通过现阶段河道堤防管理工作及存在问题分析,提出推动河道堤防管理发展的策略。     

基于单总线微处理器的高速存储方法

针对单总线数据采集中数据传输和存储速度较慢的情况,提出了一种利用DMA(直接存储器访问)技术和流水线FLASH存储来实现高速存储的方法;该方法通过AVR单片机和CPLD控制产生DMA和FLASH片选时序,不经过CPU直接往FLASH里写一页数据,在第一片FALSH进行数据编程忙而无法对其进行操作时继续往下一片FLASH里写一页数据,如此循环实现FLASH的流水线存储;实验结果表明,采用DMA和流水线存储技术,数据瞬态传输速度提高了10倍,整体存储速度提高了4倍,系统可靠性好、性价比高、可以广泛使用.     

基于AVR和CPLD的高速数据采集系统

为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s.整个系统由AVR与CPLD控制实现,通过MAX1308完成模数转换,并设计搭建了其外围电路.采用12路数据存储模式存储高速采集的数据.实验依据存储要求搭建硬件电路并调试,示波器显示的波形结果8组脉冲序列完全对齐,没有出现时序混乱,同时并行处理过程中不相互影响,实现了低成本高速多路采集的设计要求.