基于Cascode级间匹配的多频段LNA设计

提出了一种Cascode级间匹配电路,能够优化Cascode放大器的噪声系数、增益及高频稳定性。应用该电路,设计了一款多频段射频低噪声放大器(LNA)。采用0.25μm GaAs工艺进行实现,输入、输出阻抗匹配网络采用片外元件。测试结果表明,通过重配置片外元件的参数,该LNA可工作于0.7~1.1 GHz、1.6~2.1 GHz、2.3~2.8 GHz这三个频段,增益分别为25±2 dB、19.5±0.5 dB和18±1 dB,噪声系数分别低于0.6 dB、0.7 dB和0.9 dB,OIP3均大于30 dBm。该LNA对于GSM/WCDMA/LTE通信基站以及L/S频段接收机等设备具有一定的应用价值。     

一种应用于双通道卫星导航接收机的高效率低噪声电源解决方案

本文提出了一种应用于双通道卫星导航接收机的高效率低噪声电源解决方案,主要包括降压型DC-DC转换器和低压差稳压器。为了获得更好的噪声抑制和抗干扰性能,应用脉冲宽度调制(PWM)作为DC-DC转换器的控制方式。提出了一种改进的低功耗PWM控制电路,通过周期性的关断跨导放大器,将转换器的平均静态功耗降低了一半,并且具有较高的工作频率。针对双通道接收机的特点,对输出级功率管的尺寸进行了优化,使效率最优。另外,提出了一种基于限流原理的新型软启动电路,无须使用片外大电容或数模转换器,降低了设计复杂度。电路使用180nm CMOS工艺流片,测试结果显示,DC-DC转换器在2MHz的工作频率下拥有最高93.1%的转换效率,整个双通道接收机在3.3V电源供电下仅消耗电流20.2mA。     

一种基于自适应偏置的2.4 GHz CMOS功率放大器

提出了一种单端自适应偏置电路,该电路能够根据输入信号功率,动态地调整输出直流电压,以提升射频功率放大器(PA)的线性度及功率回退区域的效率。为验证该电路的功能,设计了一种2.4 GHz PA,该电路基于单端三级结构设计,采用0.18 μm CMOS工艺制造,电路输入及输出阻抗匹配网络均集成于片内。测试结果表明,PA的增益为26.8 dB,S11和S22均小于-10 dB,OP1 dB为23.5 dBm,功率回退6 dB点PAE和峰值PAE分别为14%和24%。该PA对WLAN、ZigBee等2.4 GHz设备具有一定的应用价值。     

全集成低功耗低相位噪声差分LC压控振荡器设计

介绍了一个针对全球定位系统接收机的全集成差分LC压控振荡器设计.该设计采用互补交叉耦合晶体管对结构,去掉了尾电流源以消除其热噪声对相位噪声的影响.考虑到低功耗低相位噪声表现,文中给出设计步骤.该设计经台积电0.18 μm射频CMOS工艺进行流片验证.在1.5 V的供电电压下,VCO振荡于3.14 GHz,仅消耗1.2 mA.在频偏600 kHz和1 MHz的情况下,其相位噪声分别为-113 dBc/Hz和-118 dBc/Hz.     

一种低温度系数的全CMOS基准电流源

基于传统基准电流源结构,增加了一条负反馈支路,将片上电阻的温度系数、晶体管载流子的温度系数与晶体管阈值电压的温度系数相互抵消,实现了基准电流源的温度补偿。测试结果表明,该基准电流源在1.1 V的电源电压下能正常工作。在1.2 V工作电压下,该基准电流源的静态电流仅为26 μA,输出平均电流为10.36 μA;当工作温度从-40 ℃到85 ℃变化时,电流的温度系数仅为3.79 ×10-4/℃。该电路采用55 nm CMOS工艺,其芯片面积为4 488 μm²,满足低功耗低成本的要求。     

一种应用于GPS接收机的低功耗CMOS频率合成器

提出了一种应用于GPS/Galileo L1/E1波段接收机的低功耗频率合成器,并成功在0.18 µm CMOS 工艺中实现。通过在锁存器的输出端引入时钟控制管,高速源耦合逻辑预分频器相比传统结构,最高分频频率得到提高。测试结果显示,该频率合成器在1.8V的电源供电情况下消耗电流6 mA,带内相噪小于-87 dBc/Hz(15 KHz频率偏移处),杂散小于-65 dBc,核心电路面积0.6 mm2。     

一种2.4 GHz CMOS射频前端电路

基于0.18 μm CMOS工艺,设计了一种面向低速率低功耗应用的2.4 GHz射频前端电路,包含2个单刀双掷开关、1个功率放大器和1个低噪声放大器。采用栅衬浮动电压偏置技术对传统单刀双掷开关进行了改进,以提高其线性度;功率放大器采用两级放大结构,对全集成的低噪声放大器进行了噪声优化;集成了输入输出匹配网络,采用了到地电感,以提高输入输出端的ESD性能。在接收模式时,电路的静态电流为10.7 mA,增益为11.7 dB,IIP3为2.1 dBm,噪声系数为3.4 dB。在发射模式时,电路的静态电流为17.4 mA,功率增益为17.7 dB,输出P1dB为20 dBm,饱和功率为21.4 dBm,最大PAE为23.8%,在输出功率为20 dBm时的频谱满足802.15.4协议要求。     

A high-efficiency,low-noise power solution for a dual-channel GNSS RF receiver

A high-efficiency low-noise power solution for a dual-channel GNSS RF receiver is presented.The power solution involves a DC-DC buck converter and a followed low-dropout regulator(LDO).The pulsewidth -modulation(PWM) control method is adopted for better noise performance.An improved low-power highfrequency PWM control circuit is proposed,which halves the average quiescent current of the buck converter to 80μA by periodically shutting down the OTA.The size of the output stage has also been optimized to achieve high efficiency under a light load condition.In addition,a novel soft-start circuit based on a current limiter has been implemented to avoid inrush current.Fabricated with commercial 180-nm CMOS technology,the DC-DC converter achieves a peak efficiency of 93.1%under a 2 MHz working frequency.The whole receiver consumes only 20.2 mA from a 3.3 V power supply and has a noise figure of 2.5 dB.