关于磁传感器设计中的技术问题

目前，通常使用的CCY-1G型测磁仪已初步采用了模块化和计算机技术．在此基础上，立足于现有的技术水平，研究了利用计算机处理数据的强大功能分析设计磁传感器的特性（如激励电压的大小、频率；铁芯参数、形状等），缩短了磁传感器的设计时间．同时，对不同激励波形（正弦波、方波、三角波）下磁传感器的输出进行分析比较，得出方波是目前较理想的激励波形的结论，对今后磁传感器的分析与设计有一定的指导意义．     

一种无隔离区的DYL MOS混合集成新电路

本文实现了一种无隔离区的DYL MOS混合集成的新电路。考虑到多元逻辑电路的主要基本单元线性“与或’门和MOS集成电路的自隔离特点,只要对它的工艺过程稍加调整,即可在同一芯片上制成了互相隔离的适合线性“与或”门需要的大,小β晶体管和P沟道MOS晶体管。用这种集成技术,在N型硅片上试作了由双极晶体管和P沟道MOS晶体管组成的反相单元。这种电路工艺简单,可与DYL线性“与或”门在工艺上兼容,具有输入阻抗高、输出阻抗小,并可和DYL电路与TTL电路相容等优点。     

磁通门探测器的数值计算与仿真

给出了磁通门探测器的数学模型及其数值计算和计算机仿真的方法，并通过实例计算和模拟探测器内部各种物理量的波形、量值和相互关系，解决了电压刺激和非正弦波激励在传统分析计算中存在的难题，最后介绍了第Ⅱ类磁芯的计算要点。     

磁通门探测器的数值分析与仿真

给出了磁通门探测器的数学模型及其数值分析和计算机仿真的方法，并通过实例计算和模拟探测器内部各种物理量的波形、量值和相互关系，解决了电压源激励和非正弦波激励在传统分析计算中存在的难题，最后针对第Ⅱ类磁芯进行了分析。     

双层多晶硅电极间隙势垒的两维分析

通过解两维泊松方程,对有覆盖的双层多晶硅电极MOS结构进行了数值模拟.模拟结果表明,电极覆盖明显降低了双层多晶硅电极间隙的势垒高度.对P型硅衬底,双层多晶硅电极间隙处的势垒高度,随着栅电压的增加先增加,达到一个最大值,然后又下降,在高栅压下趋于一个稳定值.势全高度出现最大值的栅电压,就在相应的无电极间隙的MOS结构的阈电压附近.界面电荷的存在降低了势垒高度,当界面电荷密度大于 1×10~(11)/cm~2时,势垒不出现.这种结构的阈电压随电极间隙长度的增加而急剧增加.对间隙长度L_(GG)为0.3μm,栅氧化层厚度T_(ox)为1000A的结构,如果衬底掺杂浓度N_A为1×10~(15)/cm~3,势垒高度最大值为66meV,在高栅压下仅为30meV.它的阈电压比无电极间隙MOS结构高0.13V.