Si基n型GaN的欧姆接触研究

GaN材料在光电子器件领域的广泛应用前景使得金属与其欧姆接触的研究成为必然。本对Si基n型GaN上的A1单层及Ti/Al双层电极进行了研究。通过对不同退火条件下的I—U特性曲线，X射线衍射以及二次离子质谱分析，揭示了界面固相反应对欧姆接触的影响，提出了改善这两种电极欧姆接触的二次退火方法。     

基于π型RLC模型估计电源树同步切换噪声

深亚微米工艺下，高密度器件的高频同步切换噪声可严重影响超大规模集成电路(very large scale inte—grated circuit，VLSI)的可靠性和信号完整性，基于一类VLSI电源树(power supply tree，PST)的分段“型RLC模型，利用切换事件驱动机制、节点和参数重组建立切换电流规整传播路径，并以二极点模型近似切换电流传递过程，实现电源树同步切换噪声(simultaneous switching noise，SSN)估计，仿真表明，该方法可加速同步切换噪声模拟过程，提高效率，并保持较高模拟精度。     

PWM/PSM双模式高压异步整流BUCK电路

为了在全负载范围内取得高转换效率,提出一种根据占空比来自动实现模式跳转的脉冲宽度调制（PWM）/跨脉冲调制（PSM）双模式的低功耗、高压直流电压转换电路.它的输入电压为3～24 V,输出电压为2.5～(VIN-0.5)V.当负载电流较大时,芯片采用开关频率为1 MHz的PWM工作模式;当负载电流减小时,采用开关频率降低的PSM模式,从而保证了在全负载电流变化范围内的高转换效率.PWM到PSM模式的跳转采用简单逻辑及最小占空比电路实现,达到了模式的自动转换.电路采用CSMC公司的0.5 μm 40 V高压混合信号模型设计并完成流片加工.测试结果表明,在5 V的输出下,当输入电压到达最大值24 V时,芯片保持了55%以上的转换效率.芯片在2种模式间可以实现平稳过渡,具有良好的负载电流调整特性.     

基于恒流/恒压方式的锂电池充电保护芯片设计

针对锂电池的充电保护问题,提出了一种基于恒流/恒压充电方式的充电器芯片的设计方法.电路采用电流镜结构为主体,以多控制参数竞争方法对输出PMOS管的栅极进行控制,实现了恒定电流充电、恒定电压充电和高温调节控制模式,以及各模式之间的平稳过渡.芯片采用CSMC公司的0.6 μm双层多晶硅双层金属CMOS混合信号模型设计和流片.仿真及测试结果表明,该电路可实现各充电模式及模式之间的平稳过渡,充电完成后电池电压为4.14~4.22 V,满足±1%的精度要求.     

一种用于流水线A/D转换器的低功耗采样/保持电路

文章介绍了一种适用于10位20MS／s流水线A／D转换器的采样／保持（S／H）电路。该电路为开关电容结构，以0．6μm DPDM CMOS工艺实现。采用差分信号输入结构，降低对共模噪声的敏感度，共模反馈电路的设计稳定了共模输出，以达到高精度。该S／H电路采用低功耗运算跨导放大器（OTA），在5V电源电压下，功耗仅为5mW。基于该S／H电路的流水线A／D转换器在20MHz采样率下，信噪比（SNR）为58dB，功耗为49mW。     

应用于流水线模数转换器的快速前后台组合数字校正

本文描述了一种用于流水线模数转换器的快速数字校正技术。所提出的数字校正方法利用了前台和后台校正,可以纠正由于MDAC中电容失配和运放有限增益所产生的非线性。在本文的组合校正算法中,提出了新型带有信号平移相关算法的并行数字后台校正技术,它的校正周期非常短。本文的数字校正方法以一个14位100Msps流水线模数转换器为例。本文的数字后台校正通过三种方式达到高速的收敛速度。首先,提出了改进型1.5位流水线子级,目的是在信号通路中注入大幅值的伪随机抖动信号而不产生失码;其次,在校正级输出信号进行相关运算之前先根据校正级的输入信号范围进行平移,从而使相关运算达到高速的收敛速度;最后,前端流水线子级同时进行校正,而不是逐级进行校正,从而降低数字后台校正周期。仿真结果证明组合校正具有快速的启动过程和非常短的后台校正周期。     

一个提高CMOS图像传感器的动态范围的算法

文章提出了一种新的提高CIOS图像传感器动态范围的算法。这种算法在每个传感器像素的积分期间，以时间间隔的指数方式进行采样，比较采样值和参考电压，若采样值小于参考电压，则将采样值输出。采用这种算法．当在每个积分周期采样N次时，最大可以提高CIOS图像传感器的动态范围2^N-1倍。     

基于0.6 μm工艺的流水线模数转换器设计

为了实现10位高性能和低功耗的流水线模拟数字转换器ADC，提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA)，级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器，并且使用了采样电容优化技术和数字校正技术.测试结果表明，在20 MHz采样率和5 MHz输入信号频率条件下，由该方法设计的ADC可以达到58 dB的信号噪声失调比(SNDR)，相当于9.38个有效位数(ENOB)，并且在5 V供电电压下的功耗仅为49 mW，达到了高SNDR性能、高线性度和低功耗的设计要求.     

一种有效的八位MCU桶形移位器 BIST 电路

针对8位微控制器（MCU）数据通道中桶形移位器的可测试性问题，提出了一种新颖的确定性内置自测试（BIST）电路设计方案，并对其进行了验证。该方案采用5个D触发器，在16个测试时钟周期内产生16个测试矢量，可完成对8位桶形移位器100％故障覆盖率测试。本论文的电路设计方案也可应用于一般2^N位（N≥4）桶形移位器的可测试设计。     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.