高速高精度DAC关键性能测试方法研究

本文介绍了高速高精度DAC的测试方法,并针对测试中遇到的具体问题,提出了在测试动态参数方面的解决办法,而且以实际测试证明了该方法的有效性。     

1.2V低功耗时钟发生器设计

基于整数分频锁相环结构实现的时钟发生器,该时钟发生器采用低功耗、低抖动技术,在SMIC 65 nm CMOS工艺上实现。电路使用1.2 V单一电源电压,并在片上集成了环路滤波器。其中,振荡器为电流控制、全差分结构的五级环形振荡器。该信号发生器可以产生的时钟频率范围为12.5～800MHz,工作在800 MHz时所需的功耗为1.54 mW,输出时钟的周期抖动为:pk-pk=75 ps,rms=8.6 ps;Cycle-to-Cycle抖动为:pk-pk=132 ps,rms=14.1 ps。电路的面积为84μm2。     

数据转换器技术专利统计分析

数据转换器(Data Converters)作为连接自然模拟世界和数字电路的桥梁,是众多应用领域集成电路中的关键模块。在ADC/DAC技术领域,中国专利从1985年才开始有专利申请,最初的十多年间也是外国企业在中国申请的专利居多,从2004年开始,中国专利申请走上迅速发展的道路。     

0.18 μm 1.8 V 10 bit 100 MS/s CMOS电流舵D/A IP设计与验证

基于GSMC 0.18μm CMOS工艺,采用曲率补偿带隙参考电压源和中心对称Q2随机游动对策拓扑方式的NMOS电流源阵列版图布局,实现了一种10 bit 100 MS/s分段温度计译码CMOS电流舵D/A转换器.当电源电压为1.8 V时,D/A转换器的功耗为10 mW,微分非线性误差和积分非线性误差分别为1 LSB和0.5 LSB.在取样速率为100 MS/s,输出频率为5 MHz条件下,SFDR为70 dB,10 bit D/A转换器的有效版图面积为0.2 mm2,符合SOC的嵌入式设计要求.     

一种IP核AMBA总线兼容性验证的通用方法研究

目前市场上使用AMBA总线接口的IP核已经占到70%,IP核AMBA总线接口的验证在SoC集成和IP复用过程中尤为关键。本文介绍了一种IP核AMBA总线兼容性验证的通用方法,该方法运用SystemVerilog语言、AVM验证方法学以及验证IP搭建基于覆盖率驱动的通用验证平台,并运用该平台对一种oc8051IP核的AHB master接口进行了全面验证。结果证明该方法灵活、高效、具有普适性。