一种用于激光焊接参数运算的可配置型BP神经网络计算加速器

人工神经网络在各类激光技术中有着广泛应用,但是传统的流水展开架构加速器无法处理激光焊接参数提取、激光诱导击穿光谱分析等计算任务所需的多种反向传播（BP）神经网络。本课题组基于Xilinx PYNQ-Z2开发平台设计并实现了一种面向激光焊接技术的BP神经网络可配置型计算加速器架构。采用可配置架构设计和复用运算单元互连的方式,硬件电路可拟合成多种BP网络结构,加速器具有灵活的可配置性;同时,采用基于多级缓存结构的数据读取方法,解决了加速器运算阵列在读入数据时因多次访问片外存储器而导致的读取速度的瓶颈。基于实际激光焊接参数数据集的计算结果表明,所设计的加速器可以高效地加速具有多种神经元数量的BP神经网络。与嵌入式处理平台相比,加速器的典型网络运算性能平均有10.5倍的提升,神经元数目超过100的大型网络运算性能有56.4倍的提升,并且处理速度优于改进前于同一平台实现的普通加速器。     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.     

基于改进型三步搜索的新型低功耗运动估计算法

针对格式转换领域,提出一种全新的运动估计算法。该算法通过使用改进的三步搜索算法(TSS)进行运动估计,并引入零检测和矢量滤波器对运动矢量进行修正。硬件实现结构基于数字微分分析 DDA 算法,通过 FPGA 系统验证证明算法有效,设计可行。     

基于动态阈值的视频对比度调节的电路设计

提出了基于动态阈值的视频对比度调节算法,并通过Verilog HDL进行硬件描述,采用SMIC 0.18μm的CMOS工艺标准单元库进行逻辑综合及布局布线,最后,进行了后级仿真。     

CMOS图像传感器中时间延迟积分的实现与优化

提出了一种在标准CMOS工艺下实现时间延迟积分(TDI)功能的电路结构,电路采用一面阵CMOS像素阵列,通过像素列曝光累积实现了TDI功能.详细分析了器件噪声和积分器噪声对电路的影响,提出了器件级噪声优化公式.电路采用SMIC 0.35 μm CMOS工艺实现.仿真结果表明,该电路能够实现TDI功能,运算放大器的等效输入噪声为36.1 μV,具有低噪声特性.     

CMOS图像传感器中RSD A/D转换器的设计与实现

提出了CMOS图像传感器中RSD A/D转换器的设计方法.基于冗余符号数(RSD)算法,RSD A/D转换器降低了对比较器的性能要求.并且全差分的模拟信号处理用以改进抗噪声度,信噪比和系统的动态范围.RSD A/D转换器是基于90 nm CMOS工艺实现的,测试结果表明它的微分非线性误差(DNL)为±1 LSB,积分非线性误差(INL)为±1.5 LSB,总的未调整误差(TUE)为-3 LSB～1 LSB,功耗约为20 mW.     

基于Verilog的随机时钟误差测试平台设计

结合视频模式识别模块的仿真验证,介绍了一种基于Verilog的随机时钟误差测试平台的设计方法。利用Verilog提供的随机数生成函数,并对其加以改进,生成一组近似高斯分布的随机向量,仿效输入信号的真实行为对模块进行仿真。实验结果表明:该方法较好地验证了时钟抖动及信号间随机相位偏差对设计的影响,可用于一些需要进行随机测试的仿真验证中。     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.