应用于CMOS图像传感器的低功耗电容缩减循环ADC

提出了一种应用于CMOS图像传感器的低功耗电容缩减型循环ADC。该ADC在最高有效位(MSB)量化结束后,采样及反馈电容值减为之前的一半,使ADC中开关电容电路的功耗相应减少。同时该ADC在采样阶段应用运放消失调技术,对运放失调电压的敏感度降低。在0.18μm CMOS工艺下应用该结构设计了一个11 bit、833 kS/s的循环ADC。Spectre仿真表明,该ADC的信噪失真比(SNDR)为64.49 dB,无杂散动态范围(SFDR)为68.38 dB,在1.8 V电源电压下的功耗为270μW。与传统结构相比,该ADC的功耗降低了32%。     

CMOS图像传感器中分段电容DAC非理想因素研究

CMOS图像传感器信号处理中通常采用分段电容DAC产生斜坡参考电压。研究了分段电容DAC精确的电容失配及寄生与其转换精度的关系式。基于对分段电容DAC工作原理的研究,导出了电容失配及寄生模型;针对其分数桥接电容失配、各二进制电容间的失配及寄生电容问题进行了理论分析;对分段电容DAC进行非理想因素仿真,设计了一个采用分段电容DAC的10位单斜ADC并对其进行测试,仿真和测试结果均验证了理论分析的正确性。上述理论分析结果可作为分段电容DAC的设计指导。     

应用使能检测单元的抗辐射数字像素图像传感器

介绍了一种经过抗辐射设计加固的 CMOS 数字像素图像传感器,并提出了一种可以抵抗单粒子效应的使能检测单元。这个使能检测单元通过将信号传输给三个移位寄存器并判断寄存器输出是否一致来判断和屏蔽单粒子效应。实验结果表明：芯片的最大信噪比和动态范围分别是54.15 dB 和56.10 dB,使能检测单元可以屏蔽单粒子效应。     

峰值电流模升压转换器的动态斜坡补偿电路设计

基于HHNEC 0.35 μm BCD工艺设计了一种应用于峰值电流模升压转换器的动态斜坡补偿电路.该电路能够跟随输入输出信号变化,相应给出适当的补偿量,从而避免了常规斜坡补偿所带来的系统带载能力低及瞬态响应慢等问题.经Cadence Spectre验证,该电路能够达到设计要求.     

基于双积分模拟重构大动态范围CIS系统研究

提出一种采用列共用模拟重构电路和双积分三采样工作时序的CMOS图像传感器(CIS)系统架构,可实现光电响应曲线压缩和像素固定模式噪声(FPN)消除,提高传感器动态范围到83 dB,使成像质量提高.该结构具有与单采样相同的像素阵列,仅增加很小的处理电路.改进的工作时序优化了长积分、短积分和信号处理的时序分配.系统控制由FPGA实现.功能和数模混合仿真验证表明,方案是可行的.     

基于倍增技术的超低压高精度CMOS开关设计

设计一种能够工作在超低电源电压下的CMOS开关.该结构运用电压倍增器获得高压,此高压使开关产生的恒定大跨导和大信号摆幅能够在低压电路中传输信号,虚拟开关提高了信号传输精度.在分析电路工作机理的基础上,结合0.35μm标准工艺模型优化了电路参数.合理的电路结构设计和版图设计增加了电路的使用寿命.理论分析和Hsp ice模拟结果表明:该结构能够在低于1 V电源电压下工作,虚拟开关的应用使信号传输精度从69%提高到99.7%.该结构实现了低压下高精度的模拟开关设计.     

有限长脉冲响应滤波器在视频格式转换芯片中的应用

本文提出了一种高性能有限脉冲响应(FIR)滤波器结构,用于视频格式转换芯片中尺寸缩放模块算法的实现,该结构采用流水线技术1,同时结合了并行性、系数对称性、“0”的特性和乘法优化(加法代替);阐述了该FIR滤波器的设计原则和优化方法,给出了该FIR滤波器FPGA实现的框图和综合结果,与传统结构实现的FIR滤波器比较具有更高的性能和兼容性。     

新型选择性复位CMOS图像传感器电路结构

采用数字处理和重构的方法,实现了一种新型选择性复位像素结构及其像素阵列的设计,扩展了CMOS图像传感器(CIS)的动态范围。该方法在像素积分过程中,通过在3个不同的设定时刻比较光电二极管电压值与阈值电压,进行有选择性的复位,得到最终的电压值后,再将其与阈值电压进行重构,从而输出最终的像素值。整个系统的动态范围扩展至107.4dB,提高了成像质量。重构电路由数字电路实现,在保证速度的前提下,减少了处理单元的存储器需要。     

基于CMOS图像传感器中DPGA的电容阵列优化研究

本文结合用于CM0S图像传感器中的低噪声DPGA的性能特点,提出了一种优化电容阵列拓扑结构的方法,讨论了此种结构下由寄生电容引入的时钟馈通和电荷分配效应,并给出了仿真结果和按照0.35 μ m CMOS工艺进行流片的版图.测试结果表明,采用改进的电容阵列结构能把采样电容引入的噪声斜率从原来的0.15降低到0.01.     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.