VEAP:基于全局优化的有效VLSI布局算法

本文中，针对规则的VLSI设计模式（门阵列，标准单元等），我们提出一种新的非常简单有效的布局算法．该算法基于严格的数学分析，可以证明能够找到全局最优解．在实验中发现，对于很大规模的电路，我们的算法比现有的所有算法都快．此外，我们的算法还能够同时适应于线长优化和时延优化模式．     

功耗和时延双重驱动的VLSI布局算法

针对超大规模的门阵列和标准单元电路，本文提出一种功耗和时延双重驱动的ＶＬＳＩ布局算法．以往发表的布局算法中，很少能够同时处理功耗和时延的双重约束．在以往的时延驱动布局算法中，仅有一个算法［３］能够处理超大规模的电路；该算法尚存在以下问题：１）其基本思想只能处理组合电路；２）延迟模型过于简单，因而不适合深亚微米工艺；３）该算法不是基于全路径的．我们的算法克服了这些问题，能够精确地控制最长路径延迟，同时保证优秀的布局质量和功耗的均匀分布．而且，对于超大规模的电路，我们的算法是同类算法中最快的．     

基于m法的长螺旋扩底桩桩侧地基反力试验研究

长螺旋扩底桩作为一种新桩型,目前水平承载力设计通常按等直径灌注桩考虑,其桩身螺纹以及扩大头对桩身受力变形的影响尚未可知。为研究循环荷载作用下长螺旋扩底桩桩-土相互作用的规律,分别对长螺旋扩底桩、扩底桩、直桩进行了室内模型试验。结果表明,长螺旋扩底桩桩身受力变形与直桩有一定差异,其地基反力系数的比例系数m值随位移增加呈幂函数衰减;m法计算直桩比较合理,但用于计算长螺旋扩底桩有较大误差。     

分级的时延驱动布局算法

本文针对门阵列和标准单元设计系统提出一种分级的时延驱动布局算法，以前的时延驱动布局算法除了文献[22]以外都不是分级的，因而运算时间很长，而且最长路径上的信号延迟达不到最优；而文献[22]的算法只能处理时序关系是DAG图（有向无环图）的电路，也就是说，电路中不能包含寄存器元件，本文的算法是适用于一般的电路．与RITUAL／Tiger系统比较，我们用比较短的运算时间得到了较小的信号延迟．     

单桩水平承载特性研究综述

单桩水平承载作用下的工程性能是桩基工程的主要课题之一.该文回顾了单桩水平承载力特性的研究历史及现状,总结了国内外相关研究的理论方法,探讨了水平受荷桩试验研究进展,分析了当前对水平荷载下桩基受力特性,并对单桩桩基受水平荷载的研究方向进行了展望.国内外试验与研究表明,合理选取方法及参数对桩基的水平承载力进行分析计算,能够有效保障桩基工程水平承载安全性的基础上降低工程成本.     

最小面积电源和地线网络的设计

本文讨论了集成电路芯片中单一压焊块树形结构电源／地线网络的线宽设计给定电源（地）线的布线拓扑结构，在满足最大可允许电压降、最小工艺线宽和金属电迁移等约束的条件下使整个电源（地）网络所占用的布线面积最小本文采用拉格朗日乘子算法实现了这个目标，不仅取得比较小的电源布线面积，同时取得了比其它同类算法快得多的运行速度