基于嵌入式处理器核的软件自测试方法

与集成电路(ASIC)性能日益强大、制造成本日益低廉相反,测试成本在不断增加,传统的测试技术已经不能满足高速、多时钟SOC芯片的测试要求,开发新的测试技术、降低测试成本已经成为必然。提出了一种软件自测试方法,它利用被测芯片的处理器核资源,通过执行测试程序来完成芯片的自我诊断。该方法可以实现芯片全速(At-Speed)测试,有效降低对高速、昂贵测试资源的依赖,可广泛应用于故障定位精度要求不高的测试过程中。最后,使用该自测试方法,在低成本测试机上实现了一款高性能音频SOC芯片测试。     

片上网络拓朴优化:在离散平面上布局与布线

微系统芯片(System-on-Chip,SoC)发展到今天,集成密度指数增长和芯片面积的急剧膨胀使得全局连线的延时上升,可靠性下降,成为集成电路的设计瓶颈.片上网络(Network-on-Chip,NoC)是解决整个芯片上数据有效传输的结构之一,以片上网络为基础通信架构的微系统芯片称为片上网上系统芯片(System-on-Network-on-Chip,SoNoC).微系统芯片内通信模式兼有随机性和确定性,应该根据特定应用的通信特征设计片上网络.本文在确定SoNoC设计流程的基础上,根据SoNoC的通信特征,选择了合适的离散平面结构,对SoNoC的运算及控制等模块进行布局、对模块间的通信依赖关系进行布线,发展出FRoD(Floor-plan and Routing on Discrete Plane)算法,以自动生成片上网络的拓扑结构.该算法定义了离散平面的一般表示方法,并在四种典型的离散平面上使用不同规模的随机系统完成了系列实验.为了处理系统和网络之间的耦合关系,逐点分裂的布局算法可以逐步学习和适应系统的通信需求,同时优化系统的执行时间和通信能量,在运行随机任务流图的模拟系统上与随机布局结果相比可以节省30%左右的通信能量,20%左右的系统通信时间.串行、并行和串并混合的布线算法使用最短路径把通信关系分布在离散平面的通道上,使不同的通信关系尽量复用网络通道,与全连接网络相比可以节省10%到30%的面积代价.     

标准数字工艺下16位精度低压低功耗ΣΔ模数调制器设计

针对输入信号频率在20 Hz～24 kHz范围的音频应用,该文采用标准数字工艺设计了一个1.2 V电源电压16位精度的低压低功耗ΣΔ模数调制器。在6 MHz采样频率下,该调制器信噪比为102.2 dB,整个电路功耗为2.46 mW。该调制器采用一种伪两级交互控制的双输入运算放大器构成各级积分器,在低电源电压情况下实现高摆率高增益要求的同时不会产生更多功耗。另外,采用高线性度、全互补MOS耗尽电容作为采样、积分电容使得整个电路可以采用标准数字工艺实现,从而提高电路的工艺兼容性、降低电路成本。与近期报道的低压低功耗ΣΔ模数调制器相比,该设计具有更高的品质因子FOM。     

PLA／ROM内测试逻辑标准单元法生成环境

1 引言 PLA(可编程逻辑阵列),由于其简单性、规则性和灵活性,已成为经济地实现ASIC及微处理器的结构之一。一般说来,人们选用PLA而不是用随机逻辑来设计微处理器中的控制器,现在ASIC的设计者也开始对PLA的可测性给予了更多的关注。在本文中,我们提出PLA/ROM的BIST测试模型,并给出了基于     

粒子探测器读出电路数字滤波器设计

本文介绍了用于数字谱仪系统的梯形滤波成形算法的结构设计,把算法分解成四个小模块以降低设计难度,从所需要的运算资源、存储资源以及是否会产生溢出或者是较大的截断误差等方面采考虑,为每个模块选取合适的结构,还实现了延迟单元数可调的延迟模块的设计,以适应不同的噪声环境,最终实现了滤波器的整体结构.     

用于密码芯片抗功耗攻击的功耗平衡加法器

给出了一种用于密码芯片以提高芯片抗功耗攻击能力的“功耗平衡”加法器，它运行时工作功率与运算数据无关．对新设计与相关原设计芯片的功率样本进行显著性检验，在样本数为283的情况下，前者的最低显著性水平比后者高10个数量级．功耗平衡加法器比现有的采用“n分之一”编码的抗功耗攻击加法器少13个以上的晶体管．     

分簇VLIW结构下利用数据依赖图优化调度的研究

应用的需求促使如今的处理器必须尽可能高地利用程序中所存在的指令级并行度,然而,高指令级并行的硬件和指令调度技术会给寄存器资源带来极大的压力.要在单一寄存器堆的情况下,既维持高的指令级并行度,又保持高的运行时钟频率是一件非常困难的事情,这是因为,当指令级并行度足够高时,在单一寄存器堆情况下,寄存器堆访问端口数目的限制会使...     

专用DSP环境下H.263算法编解码的实现

采用一款面向媒体应用的数字信号处理器来实现3GPP定义的可视电话视频标准H.263的编解码.针对该媒体信号处理器的体系结构及指令集的特点,采用单指令多数据、软件流水、专用指令等技术对H.263编解码算法的关键模块进行了优化,并对存储空间进行了优化,从而实现了大小可配置的图像的编解码,结果比TMS320G6201所用的周期数减少了40%.     

面向寄存器的流水线处理器建模及验证方法

提出了一种新的流水线处理器功能的验证方法 ,这种方法的主要思想是通过验证流水线处理器中所有寄存器的功能来验证处理器的功能 .流水线处理器绝大部分是由同步电路组成的 ,同步电路的状态则完全由寄存器的状态决定 ,因此如果能够保证每个寄存器功能正确就可以保证整个同步电路功能正确 .对于流水线处理器来说 ,寄存器状态的变迁是由处理器的原始输入和寄存器本身状态决定的 .原始输入包括控制信号 (如复位信号 )和数据输入 (如指令输入 ) .如果把对每个寄存器的赋值操作转换成对控制信号和数据输入的操作 ,就可以生成一个验证序列 ,这个序列包括每个