全文获取类型
收费全文 | 198篇 |
免费 | 12篇 |
国内免费 | 63篇 |
专业分类
电工技术 | 2篇 |
综合类 | 35篇 |
机械仪表 | 3篇 |
无线电 | 208篇 |
一般工业技术 | 2篇 |
自动化技术 | 23篇 |
出版年
2019年 | 1篇 |
2016年 | 3篇 |
2015年 | 4篇 |
2014年 | 8篇 |
2013年 | 4篇 |
2012年 | 13篇 |
2011年 | 15篇 |
2010年 | 16篇 |
2009年 | 11篇 |
2008年 | 20篇 |
2007年 | 35篇 |
2006年 | 12篇 |
2005年 | 8篇 |
2004年 | 14篇 |
2003年 | 11篇 |
2002年 | 20篇 |
2001年 | 17篇 |
2000年 | 15篇 |
1999年 | 12篇 |
1998年 | 13篇 |
1997年 | 1篇 |
1996年 | 9篇 |
1995年 | 1篇 |
1993年 | 2篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1989年 | 1篇 |
1988年 | 4篇 |
1987年 | 1篇 |
排序方式: 共有273条查询结果,搜索用时 15 毫秒
1.
全球最大的消费电子大展CES2003于今年1月9日至12日在美国拉斯维加斯举行。本次展会设有25个展馆,参展厂商超过2000家,有来自100多个国家的12万多人出席,这都打破了CES的历史记录。参展商云集了目前最优秀的传统消费电子厂商和信息产业核心厂商,参展行业已经扩展到通信、网络、游戏、移动电子、时尚CE、因特网等诸多领域。当然,音频和视频产品仍然是消费者关注的焦点。纵观此次展会,我们能够深切地感受到世界信息电子产业发展的两大趋势,一是“融合”,包括视与听的融合,AV与Hi-Fi的融合,软件与硬件的融合,电视、电信、电脑的融合,家电业、通讯业、网络业的融合等;二是“竞争”,几乎每一种主流产品,都有不同技术或多种规格共存,究竟谁能够成为市场的主宰,就要看功能、性能、服务和价格的高低优劣。 相似文献
2.
本文论述了厚膜电阻器中噪声的特点、种类和产生机理,重点介绍了厚膜电阻器噪声测量系统和技术以及分析方法。在以上讨论的基础上,分析了厚膜电阻器中的噪声与结构的关系以及低噪声化技术。 相似文献
3.
蓝牙2.0+EDR规范新增DH分组没有有效的纠错机制,其抗干扰能力差。通过在新规范中加入BCH编码和交织编码,以改善蓝牙的数据传输吞吐量及抗干扰能力。对于新增的数据分组,根据蓝牙标准协议,推导了相应的分组特性;建立了GE信道下数据传输速率与信道突发错误水平的关系模型;获得了在不同信道突发错误水平下的数据传输吞吐量。结果表明,在蓝牙2.0+EDR新规范中加入BCH编码和交织编码,在较高突发错误水平的信道中,其数据传输吞吐量提高了一倍以上,明显改善了数据传输的抗干扰能力。 相似文献
4.
针对单级宽带低噪声放大器(LNA)非线性难以定量分析以及难以将电路设计与线性指标联合设计的问题,提出利用Volterra级数和双极非线性模型相结合的方法优化电路线性度。该方法从SiGe双极管非线性模型出发,提取影响线性度的模型参数,并利用维塔里级数和双极管非线性模型导出器件非线性传输函数,推演出其与IIP3的相互关系,量化各个参数的非线性比重,提出优化线性度的电路设计方法。研究结果表明,在1.5-20GHz的宽频工作频带下,单级低噪声放大器的输入和输出均可实现良好的匹配(<-10dB),达到16dB的增益,噪声系数在整个频带下小于3.6dB,IIP3可达-7.73dBm。 相似文献
5.
6.
7.
8.
本文重点在于研究在VLSI布线中采用蚁群算法的实用性和优越性。通过用MATLAB编程对蚁群算法和迷宫算法等算法的实现,得出蚁群算法在VLSI布线中的适用性不受布线结构的限制,而且在得出最优解方面有一定的优势。 相似文献
9.
考虑D/A转换器建立时间的影响,建立了D/A转换器输出信号波形的新的时域模型。在此基础上,以正弦信号的发生为例进行了频谱分析。发现了建立过程的平滑作用可以明显地削弱信号的谐波分量,并存在一个最佳转换频率,使谐波失真达到最小值。该结果为D/A信号发生器的优化设计提供了参考依据。 相似文献
10.
基于0.18 μm RF CMOS工艺实现了一个1.2 GHz高线性低噪声正交输出频率综合器,该综合器集成了一种高线性低调谐灵敏度的低噪声LC压控振荡器;降低了系统对锁相环中其他模块的要求;基于源极耦合逻辑实现了具有低开关噪声特性的正交输出高速二分频,采用"与非"触发器结构实现了高速双模预分频,并集成了数控鉴频鉴相器和全差分电荷泵,获得了良好的频率综合器环路性能。对于1.21 GHz的本振信号,在100 kHz和1 MHz频偏处的相位噪声分别为-99.1 dBc/Hz和-123.48 dBc/Hz。该频率综合器具有从1.13~1.33 GHz的输出频率范围。工作电压1.8 V时,芯片整体功耗20.4 mW,芯片面积(1.5×1.25) mm2。 相似文献