首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   3篇
  免费   0篇
无线电   3篇
  2005年   3篇
排序方式: 共有3条查询结果,搜索用时 15 毫秒
1
1.
在Ad Hoc网络中.隐藏终端和暴露终端的存在严重影响了网络的通信能力。双忙音多址接入(DBTMA)协议是采用RTS/CTS对话机制来预约信道,通过引入两个窄带带外忙音信号来避免分组间冲突,解决了隐藏终端和暴露终端问题。本文在两个方面进一步对DBTMA进行改进:第一,使用一个控制分组RTS来预约信道,通过目的节点所发接收忙音来响应RTS分组;第二,采用时隙ALOHA协议对RTS分组进行传输,通过改进,提高了控制分组成功传输的概率,经仿真研究分析表明,提高了网络的吞吐量,增强了网络性能。  相似文献   
2.
该文以介绍快速移动Ad Hoc网络在运动节点间业务交换的应用为基础,在分时隙时分多址(TDMA)接入机制基础上,改进了快速运动的移动节点之间进行分布式时隙同步的技术.该技术通过网络中节点之间定时的交换,获得网络的同步,为高度移动Ad Hoc网路中的节点同步提供了一种非常有效的资源和稳定性.同时,支持可变传输速率的特性,从而使得网络具有更广泛的应用领域.  相似文献   
3.
可综合的基于Verilog语言的有限状态机的设计   总被引:1,自引:0,他引:1  
VerilogHDL是一种硬件描述语言,他不仅可以在门级和寄存器传输级描述硬件,也可以在算法级对硬件加以描述,因此将采用VerilogHDL语言描述的设计转变成逻辑门构成的电路绝非简单的处理过程。状态机是数字系统的控制单元,包括时序逻辑和组合逻辑,语言描述较为抽象,如果句柄编写不规范,综合工具就很难把抽象思维变为门级电路。由于VerilogHDL语言本身的特点,许多面向仿真的语句虽然符合语法规则却不能综合,这在设计中必须避免。本文介绍了VerilogHDL语言的综合实质,研究了编写可综合的状态机的方法、步骤以及综合原则,具有一定的参考价值。  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号