排序方式: 共有23条查询结果,搜索用时 125 毫秒
1.
2.
提高SOI器件和电路性能的研究 总被引:1,自引:0,他引:1
在分析SOI器件的浮体效应、击穿特性、背栅阈值、边缘漏电、ESD及抗辐照特性的基础上,提出了提高SOI器件和电路性能的技术途径.体接触是防止浮体效应的最好方法;正沟道和背沟道的BF2/B离子注入可以分别满足阈值和防止背栅开启的需要;SOI器件栅电极的选取严重影响器件的性能;源区的浅结有助于减小寄生npn双极晶体管的电流增益;而自对准硅化物技术为SOI器件优良特性的展现发挥了重要作用.研究发现,采用综合加固技术的nMOS器件,抗总剂量的水平可达1×106rad(Si). 相似文献
3.
4.
为了在现有务件下进一步降低闪速存储器的单位成本,已开发了各种单管多位技术。文章着重介绍了基于浮栅结构的MLC技术和基于SONOS的单管多位技术。 相似文献
5.
提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。 相似文献
6.
测试了不同静态栅极触发电压(输入电压)下诱发CMOS闩锁效应需要的电源电压和输出电压(即将闩锁时的输出电压),发现静态栅极触发CMOS闩锁效应存在触发电流限制和维持电压限制两种闩锁触发限制模式,并且此栅极触发电压.输出电压曲线是动态栅极触发CMOS闩锁效应敏感区域与非敏感区域的分界线.通过改变输出端负载电容,测试出了不同电源电压下CMOS闩锁效应需要的栅极触发电压临界下降沿,并拟合出了0 pF负载电容时的临界下降沿,最终得出了PDSOI CMOS电路存在的CMOS闩锁效应很难通过电学方法测试出来的结论. 相似文献
7.
8.
在分析SOI器件的浮体效应、击穿特性、背栅阈值、边缘漏电、ESD及抗辐照特性的基础上,提出了提高SOI器件和电路性能的技术途径.体接触是防止浮体效应的最好方法;正沟道和背沟道的BF2/B离子注入可以分别满足阈值和防止背栅开启的需要;SOI器件栅电极的选取严重影响器件的性能;源区的浅结有助于减小寄生npn双极晶体管的电流增益;而自对准硅化物技术为SOI器件优良特性的展现发挥了重要作用.研究发现,采用综合加固技术的nMOS器件,抗总剂量的水平可达1×106rad(Si). 相似文献
9.
采用半背沟注入提高PDSOI nMOSFETs的热载流子可靠性 总被引:1,自引:0,他引:1
提出了一个提高PDSOI nMOSFETs可靠性的方法,并且研究了这种器件的热载流子可靠性.这种方法是在制造器件中,进行背沟道注入时只注入背沟道一半的区域.应力试验结果表明这种新的器件和常规器件相比,展示了较低的热载流子退变.2D器件模拟表明在漏端降低的峰值电场有助于这种器件提高的热载流子可靠性. 相似文献
10.
提出了一种简化的全耗尽SOIMOSFET闽值电压解析模型。该模型物理意义明确,形式简单,不需要非常复杂的计算。通过在不同条件下将本文的模拟结果和MEDICI模拟结果进行对比,验证了本模型的精确性。因此本模型对于器件物理特性的研究和工艺设计有很好的指导意义。 相似文献