热量敏感的众核芯片多播并行测试方法

为了解决芯片测试过程中功耗密度大造成的局部过热(简称"热斑")问题,提出一种热量敏感的多播并行测试方法.对众核芯片采用多播并行测试时面临的"热斑"问题进行分析,提出一种无"热斑"的多播测试路径生成算法;在温度容限内对生成的多条单类同构芯核多播测试路径进行并行优化,形成无"热斑"的快速并行测试方案,同时缩短了测试时间.实验结果表明,采用文中方法能够有效地避免多播并行测试时的"热斑",并使测试时间缩短近45%.     

组合逻辑中瞬时错误传播的频域分析方法

提出一种新颖的频率分析方法来计算瞬时错误在组合逻辑电路中的传播．通过对输入信号进行傅里叶变换,分析组合逻辑电路的频率特性,并通过频域计算方法得到组合逻辑电路的输出．为了解决组合逻辑电路有时会工作在信号非线性区的问题,提出一种数学模型来精确描述瞬时错误在组合逻辑电路中传播过程．实验结果表明,该方法能保证在93％的平均精确度（和HSPICE相比）前提下,大幅提高评估速度．     

High level synthesis for loop-based BIST

Area and test time are two major overheads encountered during data path high level synthesis for BIST.This paper presents an approach to behavioral synthesis for loop-based BIST.y taking into account the requirements of the BIST scheme during behavioral synthesis processes,an area optimal BIST solution can be obtained.This approach is based on the use of test resources reusability that results in a fewer number of registers being modified to be test registers.This is achieved by incorporating self-testability constraints during register assignment operations.Experimental results on benchmarks are presented to demonstrate the effectiveness of the approach.     

覆盖状态内部分枝的测试向量生成

提出一种能兼顾状态内部分杜的状态覆盖方法．在状态内部分枝树的终端结点处添加状态转换语句，将原先的单个转换分成多个转换分枝；从而实现对原先的状态转换进行扩展，使得用传统的状态测试方法就能够覆盖到状态内部的分枝．为了准确描述该过程，文中给出了分枝扩展的形式化方法．在此基础上，给出一个测试向量生成算法：遍历状态转换有向图；依状态间转换条件生成测试向量；依遍历顺序收集测试向量．通过对ITC99-benchmark中时序电路的试验表明，本文方法是有效的．     

模型检验中迁移关系的分组策略

迁移关系的构建是基于BDD模型检验中的一个重要环节，而建立占内存尽可能小且运算高效的迁移关系一直是难点，通常做法是对迁移关系进行分割．提出一种的对按位分割后的迁移关系进行分组的方法．通过对ISCAS-89中时序电路的试验表明，该方法对其中部分电路是有效可行的．     

SCANGIN:一种降低扫描测试中动态功耗的方法

通过调整扫描链上扫描单元顺序与逻辑门插入相结合,以减少扫描移入阶段扫描链上不必要的状态跳变,从而达到降低测试中电路动态功耗的目的．在ISCAS’89基准电路上进行的实验表明,该方法最多能将扫描移入阶段峰值功耗降低94．5％,平均功耗降低93．8％,而面积开销可以忽略不计．     

路径测试中基本路径集的自动生成

路径测试是一种重要的白盒测试技术,具有较高的故障覆盖率。基本路径集覆盖了程序中所有语句和分支,该文测试了基本路径集中的路径,在测试资源有限的情况下得到较好的测试效果,并提出了基于图的深度优先搜索的基本路径集的生成方法,该算法采用的生成子路径的方法可以有效地减少路径生成过程中的搜索过程,提高路径生成的效率。 关键词：     

面向串扰时延效应的时序分析方法及在集成电路测试中的应用

随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路中的串扰效应影响,找到电路中潜在的串扰时延故障目标,并针对这些故障进行测试是非常必要的.文中提出了一种基于通路的考虑多串扰引起的时延效应的静态时序分析方法,该方法通过同时考虑临界通路及为其所有相关侵略线传播信号的子通路来分析多串扰耦合效应.该方法引入了新的数据结构"跳变图"来记录所有可能的信号跳变时间,能够精确地找到潜在的串扰噪声源,并在考虑串扰时延的情况下有效找到临界通路及引起其最大串扰减速效应的侵略子通路集.这种方法可以通过控制跳变图中时间槽的大小来平衡计算精度和运行时间.最后,文中介绍了在基于精确源串扰通路时延故障模型的测试技术中,该静态时序分析方法在耦合线对选择和故障敏化中的应用.针对ISCAS89电路的实验结果显示,文中提出的技术能够适应于大电路的串扰效应分析和测试,并且具有可接受的运行时间.