排序方式: 共有40条查询结果,搜索用时 15 毫秒
2.
SiC MESFET反向截止漏电流的研究 总被引:2,自引:0,他引:2
给出了一种减小SiC MESFET栅漏反向截止漏电流的工艺方法,通过采用LPCVD淀积厚SiO2和高温氧化工艺,使器件的性能得到一定的提升.从实验数据看出,器件在S波段工作时,器件的反向截止漏电流大幅度下降,且分散性得到改善,其功率附加效率和功率增益也分别提高了10%和1.5 dB.该方法充分发挥了SiC材料能形成自身氧化层的优势,结合Si工艺的特点,减小了氧化层的缺陷,并在一定程度上减小了器件的寄生电容. 相似文献
3.
提高微波功率晶体管击穿电压研究 总被引:5,自引:2,他引:3
微波功率晶体管其微波参数和击穿电压BVCBO对外延层参数选取是互相的。现采取超低浓度深化结保护环新工艺较巧妙地解决此矛盾,使得微波功率晶体管的微波参数和击穿电压BVCBO获得明显改善。 相似文献
4.
应用正硅酸乙酯(TEOS)LPCVD技术实现二氧化硅在SiC晶片表面的淀积,在一定程度上弥补了SiC氧化层过薄和PECVD二氧化硅层过于疏松的弊端。采用TEOS LPCVD技术与高温氧化技术的合理运用,既保证了氧化层介质的致密性和与SiC晶片的粘附能力,又提高了器件的电性能和成品率,同时避免了为获得一定厚度氧化层长时间高温氧化的不足。采用此技术后,SiC芯片的直流成品率得到提高,微波功率器件的对比流片结果显示微波性能也得到了明显的提升,功率增益比原工艺提高了1.5 dB左右,功率附加效率提升了近10%。 相似文献
5.
采用国产的4H-SiC外延材料和自行开发的SiC双极晶体管的工艺技术,实现了4H-SiC npn双极晶体管特性。为避免二次外延或高温离子p+注入等操作,外延形成n+/p+/p/n-结构材料,然后根据版图设计进行相应的刻蚀,形成双台面结构。为保证p型基区能实现良好的欧姆接触,外延时在n+层和p层中间插入适当高掺杂的p+层外延,但也使双极晶体管发射效率降低,电流放大系数降低。为提高器件的击穿电压,在尽量实现低损伤刻蚀时,采用牺牲氧化等技术减少表面损伤及粗糙度,避免表面态及尖端电场集中,并利用SiC能形成稳定氧化层的优势来形成钝化保护。器件的集电结反向击穿电压达200 V,集电结在100 V下的反向截止漏电流小于0.05 mA,共发射极电流放大系数约为3。 相似文献
6.
7.
SiC MESFET工艺技术研究与器件研制 总被引:3,自引:1,他引:2
针对SiC衬底缺陷密度相对较高的问题,研究了消除或减弱其影响的工艺技术并进行了器件研制.通过优化刻蚀条件获得了粗糙度为2.07 nm的刻蚀表面;牺牲氧化技术去除刻蚀带来的表面损伤层,湿氧加干氧的氧化方式生长的SiO2钝化膜既有足够的厚度又保证了致密性良好的界面,减小了表面态对栅特性和沟道区的影响,获得了理想因子为1.17,势垒高度为0.72 eV的良好的肖特基特性;等平面工艺有效屏蔽了衬底缺陷对电极互连引线的影响,减小了反向截止漏电流,使器件在1 mA下击穿电压达到了65 V,40 V下反向漏电流为20μA.为了提高器件成品率,避免或减小衬底缺陷深能级对沟道电流的影响,使用该工艺制备的小栅宽SiCMESFET具有195 mA/mm的饱和电流密度,-15 V的夹断电压.初步测试该器件有一定的微波特性,2 GHz下测试其最大输出功率为30 dBm,增益大于5 dB. 相似文献
8.
9.
介绍了n -SiC/Ti/Pt欧姆接触的制备方法及其接触特性,其中n -SiC外延层是通过化学气相淀积的方法在偏离(0001)方向7.86.的4H-SiC衬底上进行同质外延生长所得.对于n -SiC/Ti/Pt接触系统,通过合金实验得到最优的欧姆接触制备条件,得到最小的比接触电阻为2.59×10-6 Ω·cm2,满足器件性能,为各种SiC器件的实现奠定了基础.同时,该接触系统还具有很好的高温稳定性,在100 h的400℃高温存储实验后,其比接触电阻基本稳定. 相似文献
10.
S波段脉冲大功率SiC MESFET 总被引:3,自引:3,他引:0
采用自主开发的3英寸(75mm)SiC外延技术和SiC MESFET的设计及工艺加工技术,成功地实现了S波段中长脉宽条件下(脉宽300μs,占空比10%),输出功率大于200W,功率增益大于11dB,功率附加效率大于30%的性能样管,脉冲顶降小于0.5dB,实现了大功率输出条件下的较高功率增益和功率附加效率及较小的脉冲顶降,初步显示了SiC功率器件的优势。器件设计采用多胞合成技术,为减小引线电感对功率增益的影响,采用了源引线双边接地技术;为提高器件的工作频率,采用了电子束写栅技术;为提高栅的可靠性,采用了加厚栅金属和国家授权的栅平坦化发明专利技术;同时采用了以金为主体的多层难熔金属化系统,提高了器件的抗电迁徙能力。 相似文献