排序方式: 共有81条查询结果,搜索用时 0 毫秒
1.
2.
3.
本文提出一个基于性能的LUT结构的FPGA的再设计算法,该算法采用特征函数以及对原布尔网络进行相应的约束实现电路的再设计。因为不改变网络的拓扑结构,从而避免了在再设计过程中重新考虑电路的时延和布局布线结果。 相似文献
4.
5.
6.
本文给出了一种适合于级敏扫描方法(LSSD)的伪穷尽测试集生成方法。通过测试码生成电路中增加状态跳变控制电路,使得只需要一个初始状态就可生成整个伪穷尽测试集。由于这个特点,消除了必须在ROM中存储多个初始状态的要求,从而简化了测试控制电路及测试过程。 相似文献
7.
8.
9.
FPGA可编程逻辑单元时序功能的设计实现 总被引:4,自引:3,他引:1
本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积. 相似文献
10.