用于自对准Si MMIC的等平面深槽隔离工艺(英文)

研究了在自对准硅MMIC中等平面深槽隔离工艺的实现。该工艺包括如下过程:首先应用各向异性刻蚀的Bosch工艺刻蚀出用于隔离埋集电极的1.6μm宽、9μm深的隔离槽,接着对隔离槽通过热氧化二氧化硅、淀积氮化硅和多晶硅的形式进行填充,然后再采用高密度等离子体刻蚀设备对多晶硅进行反刻,其刻蚀时间通过终点检测系统来控制,最后再刻蚀出0.8μm深的有源区硅台面和采用1.5～1.6μm厚的氧化层对场区进行填充,藉此来保证隔离槽和有源区处于同一个平面上。此深槽隔离工艺与目前的多层金金属化系统兼容,且该工艺不会造成明显的硅有源区台面缺陷,测试结果表明:在15 V下的集电极-集电极漏电流仅为10 nA,该值远低于全氧化填充隔离槽工艺的5μA。     

高性能S波段Si微波脉冲功率晶体管研制

采用等平面自对准工艺技术研制成功的一种高增益、高效率和高可靠的S波段Si微波脉冲功率晶体管,该器件在f0为3.1～3.4 GHz、Vcc=32 V、Pw=500μs、D=10%条件下共基极C类工作,宽带输出功率大于50 W,增益大于7.4 dB,效率大于36%;在Vcc=36 V时,宽带输出功率大于64 W,增益大于8.5 dB,效率大于36%,抗驻波失配能力达到3∶1不烧毁,表现出了良好的微波性能和高的可靠性.     

射频功率Trench MOSFET研制

在国内首次研制出了一种采用条状元胞结构、特殊的栅槽刻蚀条件、特殊的栅介质生长前处理工艺及多晶硅栅的射频功率Trench MOSFET器件。该器件漏源击穿电压大于62V、漏极电流大于3.0A、跨导大于0.8S、阈值电压2~3V、导通电阻比同样条件的VDMOS降低了19%~43%,在175MHz、VDS=12V下输出功率PO为7W、漏极效率ηD为44%、功率增益GP为10dB。     

Si基薄膜体声波谐振器(FBAR)技术研究

介绍了目前国际上主流的薄膜体声波谐振器(FBAR)技术,分析了FBAR谐振器的结构设计和压电薄膜选取方案。依托Si基半导体工艺平台,采用牺牲层技术完成了空气腔的制作,利用磁控反应溅射技术制备的高质量(002)AlN薄膜作为压电材料,基于FBAR多层立体结构,实现了空气腔型FBAR谐振器的制作工艺,实际制作了FBAR谐振器样品。实测FBAR谐振器样品典型指标:Q值≥300,谐振频率为1.46 GHz,谐振频率覆盖L波段。测试结果验证了设计方案及工艺路径的正确性与可行性,为后续产品的研发提供了技术基础。     

高纵横选择比低损伤多晶硅栅的工艺实现

分析了采用微波高密度等离子体刻蚀(HDP)系统刻蚀实现高纵横向刻蚀选择比、低等离子体损伤、精细线条尺寸的MOSFET多晶硅栅的可行性。研究了刻蚀用气体中CH4和SF6等离子体分别在多晶硅栅刻蚀当中的作用及其分别对刻蚀速率、多晶硅栅侧壁形貌的影响原理。提出了实现MOSFET多晶硅栅高速低损伤刻蚀及聚合物清洗相结合的两步刻蚀工艺技术。借助终点检测技术(EPD),通过优化各气体体积流量及合理选择两步刻蚀时间较好实现了较高的纵横向选择比、低刻蚀损伤及精细线条的MOSFET多晶硅栅刻蚀。     

1.2～1.4 GHz 300 W宽带硅大功率双极晶体管研制

介绍了L波段300 W宽带硅微波脉冲大功率晶体管研制结果。采用大面积亚微米精细线条阵列加工技术、深亚微米浅结制备工艺技术、均匀热分布技术、双层金属化技术等工艺技术,研制出了L波段300 W宽带硅微波脉冲大功率晶体管。器件在1.2~1.4 GHz频带内,脉冲宽度150μs,占空比10%,工作电压40 V条件下,全频带内输出功率大于300 W,功率增益大于8.75 dB,集电极效率大于55%,并具有良好的可靠性。     

P波段900 W脉冲功率LDMOS器件的研制

设计并制作了一种50 V窄脉冲工作的P波段大功率横向扩散金属-氧化物-半导体场效应晶体管(LDMOSFET)。在P波段、工作电压50 V、工作脉宽100 μs和占空比10%的工作条件下,该器件的带内输出功率大于900 W,功率增益大于18 dB,漏极效率大于50%,抗驻波失配比大于5∶1,表现出了良好的性能。     

屏蔽栅结构射频功率VDMOSFET研制

在台栅垂直双扩散金属-氧化物-半导体场效应晶体管(VDMOSFET)的结构基础上,利用常规硅工艺技术,研制出了一种具有屏蔽栅结构的射频功率VDMOSFET器件,在多晶硅栅电极与漏极漂移区之间的氧化层中间加入了多晶硅屏蔽层,大幅度降低了器件的栅漏电容Cgd。研制出的屏蔽栅结构VDMOSFET器件的总栅宽为6 cm、漏源击穿电压为57 V、漏极电流为4.3 A、阈值电压为3.0 V、跨导为1.2 S,与结构尺寸相同、直流参数相近的台栅结构VDMOSFET器件相比,屏蔽栅结构VDMOSFET器件的栅漏电容降低了72%以上,器件在175 MHz、12 V的工作条件下,连续波输出功率为8.4 W、漏极效率为70%、功率增益为10 dB。     

微波等离子体刻蚀技术研究

以Corial 200M型干法刻蚀机的三种刻蚀模式为基础,分析了微波等离子体刻蚀技术的优缺点．并讨论了下电极结构对干法刻蚀形貌、一致性和重复性的影响。利用微波等离子体刻蚀技术与反应离子刻蚀技术相结合,实现了SiO2各向同性刻蚀,成功应用于质量控制和失效分析等环节。     

功率VDMOSFET单粒子效应研究

阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS-FET器件样品进行锎源252Cf单粒子模拟辐射实验,研究了新技术VDMOSFET的单粒子辐射敏感性。实验结果表明,两种器件样品在锎源单粒子模拟辐射实验中的漏源安全电压分别达到61V和110V,验证了新结构和新工艺在提高功率VDMOSFET抗单粒子效应方面的有效性。