一种低功耗图像压缩芯片的设计与实现

设计实现了一款低功耗小面积的JPEG图像压缩芯片.该压缩芯片采用4×4分块方式,每个4×4块的一维DCT运算只需要1次乘法.二维DCT中间转置结构采用一种新颖的实现方式,与传统的实现方式相比,减少了37.5％的延时和51％的面积.设计的电路采用UMC18工艺流片实现,芯片的面积和功耗分别为0.46 mm2和0.9 mW.测试结果显示,该图像压缩芯片可以在实现较高压缩比(大于80％)的同时获得较好的图像质量(PSNR大于30 dB).     

USB1．1控制器的设计与实现

设计并实现一种USB1．1控制器,能在全速模式下支持控制、中断、批量3种传输方式,端点数可配置。将其作为IP核应用于一款安全芯片中,能解决芯片的部分UO通信瓶颈问题。该USB1．1控制器配合MCU8051在FPGA验证平台上实现,可与PC机通信,并在此基础上完成对安全芯片其他功能模块的FPGA验证。     

一种双摄像头无线胶囊内窥镜系统设计

为了降低无线胶囊内窥镜在食管和大肠检测中图像信息的漏检率,该文提出了一种双摄像头胶囊内窥镜系统,并给出了系统结构和工作流程.同时提出了基于休眠-唤醒模式检测的低功耗技术,在基于高斯分布模型的概率检测方法下,平均检测次数为14.35次,平均漏检时间为6.53 ain,降低了系统的功耗.同时,文中提出了一种高压缩比,低复杂度的胶囊内窥镜图像压缩技术,经过实验,图像压缩率可达88％(峰值信噪比PSNR可达39dB).最后给出了硬件系统的实现,并进行了仿真,仿真结果表明该系统在休眠模式下功耗为33μW,在4fps连续采样时的功耗为21 mW,在40 fps连续采样时的功耗为163 mW.     

适于流水线结构的改进FIPS算法及其实现

分析了基于FIPS的乘加器结构的VLSI实现随着操作数宽度的变化,速度和面积的变化趋势; 提出了一种改进FIPS算法,解决了采用流水线结构的数据通路导致的数据迟滞问题.在SMIC 0.18 μm CMOS工艺下,基于该改进算法,设计了一个128位操作数位宽的模乘器,与基于原算法的设计相比,硬件面积增加约5%,效率提高了约42%.利用该模乘器进行1 024位RSA运算时,速度可达1.1 Mbps.     

FIPS乘加器架构的VLSI实现研究

分析了Montgomery模乘算法及其几种实现方式,指出FIPS方式是适合乘加器结构VLSI实现的一种算法.给出了FIPS方式的数据通路和控制部分的实现方案.提出了在选择不同的操作数位宽的情况下,对具体实现的评价标准.结合具体数据分析了随着操作数位宽的变化,面积、速度和功耗指标的变化趋势,并对使用单乘法器和双乘法器的情况进行了比较.