离散小波变换的VLSI设计

在本文中，我们提出了一种离散小波变换（DWT）及其逆变换（IDWT）的VLSI结构，这一结构利用DWT／IDWT的结构和数值特性大大降低了系统的实现规模，同时由于采用了并行流水线和平衡数据通道等技术，可以获得每个时钟两个数据的处理速度和五个时钟节拍的流水线时延．基于硬件描述语言VHDL的模拟和综合结果表明，采用1．5μmCMOS工艺时，电路的规模为5058单元面积，在最坏情况下，最高时钟频率约可达55MHz，数据处理速度达到110Mpoints／s．     

一款可综合全数字锁相环设计与分析

全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改善了全数字锁相环的抖动性能。提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析。该结构完全采用标准单元设计,最高频率可达到2.4GHz,抖动性能达到ps级别。     

双频无源超高频实时定位系统研究

提出一种基于双频比相的无源超高频射频识别（UHF-RFID）实时定位系统（RTLS）。与传统射频识别定位系统相比,该方法带宽小,精度高。分析了双频比相测距原理在无源RFID系统中的适用性,通过理论计算得到非理想因素对测距精度的影响,并在Simulink平台上进行建模。仿真结果表明,I-Q相对失配度小于0.08,基带信噪比为21.5 dB时,系统定位精度可小于0.5 m。     

扫描隧道显微镜的新型实时图像处理系统

本文介绍了一种用于扫描隧道显微镜的实时图像处理系统。通过改变形态学运算，定义条件腐蚀、条件膨胀、开运算、闭运算、可滤除幅度大于特定值的噪声信息。选择适当的模板结构和门限阈值，这种改进的形态滤波器既保留了传统形态滤波器的优点，又克服了它的特点。     

一种用于900MHz射频识别(RFID)读写器芯片的1.8VCMOS直接变频接收机

设计了针对解决900MHz RFID读写器收发机芯片中本地载波干扰问题而优化的直接变频接收机,并在0.18μm 1P6M混合信号CMOS工艺上实现验证.设计中使用了一种串联反馈结构的基带放大器以达到同时实现无源混频器输出缓冲,直流消除以及信号放大的功能.实际测量显示,该接收机的输入1dB压缩点为-4dBm,当中频信号解调信噪比要求为10dB时,可达到的灵敏度为-70dBm.该接收机与整个收发机集成在同一块芯片中,使用1.8V电源电压,工作时静态电流为90mA.     

一种低噪声高线性度CMOS上变频混频器

设计实现了一种采用开关跨导型结构的低噪声高线性度上变频混频器,详细分析了电路的噪声特性和线性度等性能参数,本振频率为900 MHz。芯片采用0.18μm Mixed signal CMOS工艺实现。测试结果表明,混频器的转换增益约为8 dB,单边带噪声系数约为11 dB,输入参考三阶交调点(IIP3)约为10.5 dBm。芯片工作在1.8 V电源电压下,消耗的电流为10 mA,芯片总面积为0.63 mm×0.78 mm。     

一种低调谐增益变化的宽带电感电容压控振荡器

设计了一个应用于数字电视调谐器的宽带电感电容压控振荡器.该振荡器包含了一个开关可变电容阵列,用以抑制调谐增益的变化.整个电路采用0.18μm CMOS工艺实现.测试结果表明:压控振荡器的频率范围从1.17GHz至2.03GHz(53.8%);调谐增益从69MHz/V变化至93MHz/V,其变化幅度与最大值相比为25.8%;最差相位噪声为-126dBc/Hz@1MHz;在1.5V电源电压下,压控振荡器的功耗约为9mW.     

改进型循环折叠共源共栅放大器的分析与实现

本文分析并实现了一种改进型循环折叠共源共栅放大器（IRFC）。本文分析了IRFC并将其与循环折叠共源共栅放大器（RFC）和传统折叠共源共栅放大器（FC）进行了比较,并证明IRFC能显著提升跨导、压摆率和噪声性能。放大器由0.13微米工艺实现,测试结果表明在相同功耗和面积的条件下,IRFC的单位增益带宽和压摆率是FC的3倍,并且是RFC的1.5倍。     

一种用于电视调谐器的宽带CMOS低噪声放大器设计

介绍了一种宽带CMOS低噪声放大器设计方法,采用噪声抵消技术消除输入MOS管的噪声贡献.芯片采用TSMC 0.25μm 1P5M RF CMOS工艺实现.测试结果表明:在50～860MHz工作频率内,电压增益约为13.4dB;噪声系数在2.4～3.5dB之间;增益1dB压缩点为-6.7dBm;输入参考三阶交调点为3.3dBm.在2.5V直流电压下测得的功耗约为30mW.     

1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器

采用2 2 2级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的ΣΔ调制器.在1.8V工作电压,4 MHz采样频率以及80 k Hz输入信号的条件下,该调制器能够达到81d B的动态范围,功耗仅为5 m W.结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中