排序方式: 共有17条查询结果,搜索用时 0 毫秒
1.
研究了新型的FDP FPGA电路结构及其设计实现.新颖的基于3输入查找表的可编程单元结构,与传统的基于4输入查找表相比,可以提高约11%的逻辑利用率;独特的层次化的分段可编程互联结构以及高效的开关盒设计,使得不同的互联资源可以快速直接相连,大大提高了可编程布线资源效率.FDP芯片包括1600个可编程逻辑单元、160个可用IO、内嵌16k双开块RAM,采用SMIC 0.18μm CMOS工艺全定制方法设计并流片,其裸芯片面积为6.104mm×6.620mm.最终芯片软硬件测试结果表明:芯片各种可编程资源可以高效地配合其软件正确实现用户电路功能. 相似文献
2.
本文分析了VLSI设计中的数据类型和相互关系,提出了适用于VLSI设计的LVV数据模型,它包含对象、版本、视图和文档四个基本概念,支持面向对象的数据操作,描述设计对象的层次结构和设计衍变过程,且根据模型的语义性可进行数据完整性及描述等价性的控制.LVV系统是建立在LVV模型基础上的数据库管理系统,除上述数据模型所提供的特点外,还具有统一的用户界面和数据共享性好等特点. 相似文献
3.
4.
5.
Voronoi图算法及其在混合电路的衬底耦合研究中的应用 总被引:1,自引:0,他引:1
提出了对版图进行划分的Voronoi图的算法:将Voronoi图进行变换,通过扫描技术,从下到上对每个点与交点进行处理,从而形成变换后的Voronoi图,最后将此图转换为Voronoi图.在计算中,针对集成电路的物理特性,改进了阱区附近的V图的生成以及多个水平位置点和兼并问题.算法时间复杂度为O(nlogn),空间复杂度为O(n). 相似文献
6.
7.
提出了一种快速而准确的数模混合集成电路衬底耦合参数提取方法。采用边界元法求解衬底耦合电阻,与有限差分法相比,计算速度提高了一个数量级以上,且可以保持精度,结合改进的Voronoi图来划分版图,生成的衬底RC网络数目远小于同样采用Voronoi图的文献「4」,而且解决了文献「4」中由于解析公式计算衬底电阻导致精度不高的问题。 相似文献
8.
硬件结构及电子设计的质量是决定FPGA性能的两个重要因素。针对这两个方面,提出了一种通用的FP-GA芯片I/O互连结构,利用"回线"的终端互补原理对各种互连线的悬空终端进行连接。根据所提出的I/O互连结构的特点,在较少编程点的前提下,减少传输管级联个数,对多路选择器和缓冲器进行优化,提出了一种节省芯片面积且速度较快的基于MUX-Buffer结构的布线开关。该结构已在FPGA芯片中实现,对I/O互连的仿真及测试结果表明,所提出的结构及电路实现具有很好的延时可预测性,与常规MUX结构相比,面积-延时乘积降低了10%左右。 相似文献
9.
10.