排序方式: 共有37条查询结果,搜索用时 15 毫秒
1.
当前数量飞速增长的嵌入式软件及最近的电子掩膜可编程嵌入式门阵列定制了专用标准产品(ASSP)。文中所提出的方案致力于解决两方面的问题一是对较高灵活性的高度要求;二是对缩短产品生产周期的需求。这可以从使用单个通道可编程逻辑和相应的软硬件协同设计流程来解决。采用0.3μm的CMOS工艺,系统所需的硅片面积为23mm2。嵌入式通道可编程逻辑大约占系统总面积的30%。 相似文献
2.
提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码.所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449 μm2.后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求.将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s. 相似文献
3.
设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器来完成,同时采用流水线结构来实现累加器,提高整体性能。在晶体管级,采用DPL(Double-pass-transistor logic)逻辑实现基本电路单元,减少延迟提高速度。经0.35μmCMOS工艺流片,在400MHz的工作频率下,输出信号在80MHz处,SFDR为76.47dB,整个芯片面积为3.4mm×3.8mm。 相似文献
4.
当我们欣赏一件紫砂作品的时候,从陶刻的内容和手法之中,就可以判断其中的艺术审美和情感寄托,带我们走进紫砂陶刻营造的氛围之中,从而更好地启迪我们的思想和灵感.从整体上来看这组紫砂陶刻艺术作品《四大美人条屏》,映入我们眼帘的第一感觉是非常的震撼,从形制到内容展示出了与众不同的气质和特点,同时把绘画的细腻和陶刻的粗犷完美地结... 相似文献
5.
针对高速ADC数字下变频中的实时滤波需求,设计了一种基于ASIC的并行流水线级联半带滤波器。首先根据ADC输出数据速率远高于DSP处理能力的工程问题设计了可以实现16、8、4、2倍抽取的四级级联结构,然后在传统串行滤波器基础上进行了4路并行流水线结构理论推导,该方法降低了运算速度,能够实现高速数据实时处理。在此基础上采用Verilog HDL实现了RTL级描述并采用65 nm CMOS工艺成功流片,仿真和测试结果显示,设计的滤波器能够在保证计算精度的同时实现1 GHz高速采样数据的实时滤波及16、8、4、2倍抽取。 相似文献
6.
针对串行加解扰电路存在功耗大、数据处理速度慢、串行扰码需要较高时钟频率等问题,提出了一种基于JESD204B协议的新型并行加解扰电路,通过由矩阵推导出的算法实现32位数据并行加扰/解扰。使用Verilog HDL对电路进行RTL级设计,并通过Cadence公司的NCVerilog软件进行验证。结果表明,该电路能够正确实现加解扰功能,并且可以使用312.5 MHz的时钟处理10 Gb/s的数据。采用65 nm CMOS工艺制作样片,测试结果表明,该电路符合设计要求。该加解扰电路对于高速数据通信芯片的自主可控设计与实现具有重要的参考价值。 相似文献
7.
8.
利用CORDIC算法实现相位幅度的转换;嵌入双路归零编码方式输出、电流源控制开关、14位DAC,成功设计了一种高速直接数字频率合成器.经0.18 μm 6M2P CMOS工艺流片,芯片面积为4.19 mm×3.17 mm,在1 GHz的工作频率下,输出信号在98.6 MHz处,SFDR为68.39 dB. 相似文献
9.
10.
SpaceWire是由欧航局所提出的高速高可靠性的航空总线标准。首先论述了基于SpaceWire标准的航空总线路由器IP核的设计与实现。SpaceWire路由器由SpaceWire接口和SpaceWire路由开关组成,文中分别介绍了这两部份的设计,并对SpaceWire路由开关的设计提出了新的架构,最后的实验结果说明了所设计的8端路由器的速度达到了 200Mb/s。 相似文献