一种低相噪CMOS环形振荡器设计

设计了一种带有正交输出,频率为900MHz的两级低相噪环形振荡器,电路设计采用0.18μm CMOS工艺,电源电压为1.8V.环形振荡器的调谐范围随控制电压从0V的1460MHz到电源电压1.8V的720MHz发生变化,并且具有较好的线性度.在频率为900MHz、偏移载波频率为600kHz的情况下,环形振荡器的相位噪声为-108dBc/Hz,功耗为18mW.在与其它环形振荡器的比较中,yynw环形振荡器显示了较好的性能参数.     

异构双核SoC中的VLIW并行技术研究

VLIW(超长指令字)负担了音视频编解码的绝大部分运算功能,对它的负荷及结构的定量分析是SoC系统设计的核心。从音视频解码对VLIW的性能要求出发,通过对解码算法的并行性研究,给出了VLIW结构的定量分析方法。双核SoC系统采用SMIC0.18μmCMOS标准单元库进行逻辑综合和优化,时钟频率为100MHz,硬件规模约为113.5万等效门。     

一种支持PCI/DRAM接口的Java处理器--MicroJavaTM701

ＭｉｃｒｏＪａｖａ＾ＴＭ７０１是Ｓｕｎ公司继ＰｉｃｏＪａｖａⅠ、ＰｉｃｏＪａｖａⅡ之后开发的最新Ｊａｖａ处理器,是第一个基于ＰｉｃｏＪａｖａ规范的Ｊａｖａ芯片。本文将介绍ＭｉｃｒｏＪａｖａ＾ＴＭ７０１处理器的体系结构,主要包括体系结构的特征及其主要功能单元,并着重介绍它的ＰＣＩ总线接口及各种存储器接口。     

智能卡的研究与发展

综述了智能卡及ＪＡＶＡ卡的相关技术,智能ＩＣ卡由硬件和操作系统组成 ,可理解成一个计算机系统,智能ＩＣ卡有着完善的安全技术体制,安全性是其最大的特点,近年来,Ｊａｖａ技术与智能卡技术的结合产生了Ｊａｖａ卡,Ｊａｖａ卡是一种新型的智能卡,它基于Ｊａｖａ语言和Ｊａｖａ卡虚拟机ＪＣＶＭ（Ｊａｖａ Ｃａｒｄ Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ）,是智能卡发展的方向。     

用VHDL-AMS进行概念设计

ＶＨＤＬ－ＡＭＳ是ＶＨＤＬ向模拟和混合信号领域的诉展,ＶＨＬＤ－ＡＭＳ为设计者提供了在概念级处理复杂系统的能力,随着ＶＨＤＬ－ＡＭＳ的标准化,将诞生处理复杂的模拟和混合信号模型的有效的模拟器,文中介绍了ＶＨＬＤ－ＡＭＳ模拟扩展的主要内容,展示了一个混合模式模拟环境,并给出了模拟解算器的构成,讨论了连续和离散模拟的同步问题;用４个例子说明ＶＨＤＬ－ＡＭＳ在概念设计中的应用。     

内建自测试中多输入特征寄存器的硬件开销的减少

在内建自测试中,针对随机向量测试,本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。该方法是在分析输出信号之间相关性的基础上,根据给定的MISR阶数构造具有最小相关度的输出信号集合组,以此来减少输出信号分组压缩时的故障覆盖率损失。该方法不需附加任何辅助电路。     

一种低功耗高性能的滑动Cache方案

Cache存储器的功耗占整个芯片功耗的主要部分．针对不同类型的应用程序对指令和数据Cache的容量实时需求不同，一种滑动Cache组织方案被提出．它均衡考虑指令和数据Cache需求，动态地调整一级Cache的容量和配置，消除了Cache中闲置部分产生的功耗．SPEC95仿真结果表明，采用滑动Cache结构不但降低了一级Cache的动态和静态泄漏功耗，而且还降低了整个处理器的动态功耗，提高了性能．滑动Cache比两种传统Cache结构和DRI结构的一级Cache平均动态功耗分别降低21．3％，19．52％和20．62％．采用滑动Cache结构与采用两种传统Cache结构和DRI结构相比，处理器平均动态功耗分别降低了8．84％，8．23％和10．31％，平均能量延迟乘积提高了12．25％，7．02％和13．39％．     

AHB-PCI桥的设计及其验证方法

本文首先简要介绍了AMBA总线和PCI总线的协议特点，并在此基础上详述了AHB-PCI桥的功能及其设计思路，文章最后是关于AHB—PCI桥的一种验证方案。本设计采用TSMC0．25μmCMOS工艺进行逻辑综合，总电路规模约为35230门。目前本设计已嵌入到SoC设计中并通过了FPGA原型验证。     

基于马尔可夫模型的数据值预取方案

根据程序中Load指令的行为特征构造马尔可夫模型,进而提出预取器的结构方案.SPEC仿真结果表明,与采用二级值预测方案以及基于程序语句相关的预取方案相比,在预测指令的覆盖率上分别提高了9.51%和2.02%,在预测精度上分别提高了12.9%和8.2%,而在IPC上,则分别提高了16.7%和7.4%.