排序方式: 共有6条查询结果,搜索用时 0 毫秒
1
1.
2.
为实现基于Cortex-M0总线架构的低功耗微控制器的指令读取,提供了一种M0的指令及总线特征的指令预取策略。在接口系统时钟与AHB总线时钟的多种倍频关系下,提供了一种基于特定Flash时序的指令读取接口,实现了系统对M0发出的AHB总线指令和数据请求的实时响应。建立片上系统仿真实验平台,对该设计进行仿真验证,在设计搭载的电路系统中用Core-Mark仿真程序进行仿真,结果表明,该设计可提高指令运行效率达23.77%。 相似文献
3.
在KeystoneⅡ构架的多核异构SoC应用中,系统异常处理必不可少,处理异常问题的能力也是衡量系统稳定性的一个重要标准。本文以高性能SoC TMS320C66AK2H的C66x内核为基础,利用C66x内核中断控制器和芯片的中断处理控制器实现一个系统异常处理的方法,能够准确、快速地定位系统运行出错的地方。最后,以DSP核0使用EDMA3模块非法访问共享内存MSMC为例,验证系统异常处理方法的可行性。经测试,该异常处理方法准确有效。 相似文献
4.
5.
直接式数字频率合成器(Direct Digital Frequency Synthesis,简称DDS)常用于产生正余弦信号,由于其结构简单,易实现,被广泛应用于信号处理和控制系统中。设计基于DDS的基本原理,提出了一种经过算法处理的ROM数据传输方式,支持两路0相差的互补正余弦信号同时输出。并且在DDS的基础上增加了软件模式,形成双模式结构,提高了电路功能的灵活性与可靠性。在200 MHz系统时钟与4.096 MHz采样频率下,该电路可产生1 k Hz~20 k Hz可调的正余弦信号,调节步长为250 Hz,并最终在NCverilog平台上完成了仿真验证。 相似文献
1