快速一维DCT变换核的VLSI实现

提出并实现了一维ＤＣＴ变换核的一种高性能的ＶＬＳＩ结构。通过分解ＤＣＴ变换为ＳＦＤＣＴ和比例变换两个部分，实际采用的快速一维ＤＣＴ变换总共需要５次常数乘法和２９次加减法。根据算法安排了数据输入顺序，设计了数据通路、高速的常数算法器、控制电路，用ＶＨＤＬ语言完成了整个设计进行了仿真和在１．０μｍＣＯＭＳ库上的综合，电路面积约为３４００等效门。     

可编程中断控制器的IP设计

ＩＰ作为新的设计方向,对于实现片上系统提供了必要基础,建立ＩＰ库将为今后的设计节省大量时间和资金。成功地完成８位ＰＩＣ的ＩＰ设计对于这方面的探索有着重要意义,本文介绍了数字电路的控制通路和数据通路设计,电路的功能仿真,综合,后仿真等过程,本设计的结果表明,这种设计方法以圩加快我国的微电子业的进步是有益处的。     

基于IP的系统设计方法和实例

介绍了基于IP（Intellectual Property）的片上系统设计技术的成功实例,通过使用具有自主版权的与8031兼容的IP软核和8155IP软核对某型飞控系统进行了集成。分析了在系统构建、系统仿真、系统综合和对IP的裁剪过程中应用IP的方法和影响,并给出了综合后的性能指标,IP的可重用性和可裁剪性极大地缩短了设计时间,证明了应用IP是一种有效的提高设计效率的手段。     

FCT6芯片的内建自测试方法

ＦＣＴ６芯片是一个集成了Ｉｎｔｅｌ８０３１微处理器及一些外围电路的嵌入式微控制器,它的集成度和复杂度高,又有嵌入式ＲＡＭ部件,而且芯片管脚数相对较少,必须要有一定的可测试性设计来简化测试代码,提高故障覆盖率。简要讨论了ＦＣＴ６芯片的以自测试为核心的可测试性设计框架,着重介绍了内建自测试的设计与实现,即：芯片中控制器ＰＬＡ和内嵌ＲＡＭ结构的内建自测试设计。测试代码开发过程中的仿真结果表明,这些可测试     

NRS FPU中浮点乘、除运算的合并设计

ＮＲＳ ＦＰＵ是西北工业大学航空微电子中心研制的具有自主版权的协处理器,文中面向嵌入式应用描述了ＮＲＳ ＦＰＵ通用路径下浮点乘、除的合并设计。主要讨论了迭代计数器、除索引奇存器与乘数寄存器的合用、ＢＯＯＴＨ译码逻辑与除法的查找表结合、以及数据缩放与移位部件的共用。并结合具体实现,对浮点除算法中实现较复杂的商位产生算法进行了改进。与其它几种常见的处理器比较显示,ＮＲＳ ＦＰＵ规模小,速度高,是嵌入式