排序方式: 共有13条查询结果,搜索用时 0 毫秒
1.
传统异构FPGA工艺映射算法一般不打破实现专用功能和查找表功能的子网表之间的层次边界,因而缩小了映射的优化空间.为此提出一种利用区域重组打破单元间层次边界的异构FPGA工艺映射算法.首先利用贪心策略实现FPGA多单元的映射,即优先使用性能好的专用功能单元;然后利用标记锥实现子网表之间的区域重组,打破专用功能单元和查找表之间的层次边界,减小了映射结果的面积和延迟开销.实验结果表明,与公认的ABC中的工艺映射算法相比,该算法能平均减少逻辑单元面积12.2%,减少电路关键路径延时2.5%. 相似文献
2.
在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响。与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1%的面积开销,使得关键路径延时减少3%~10%,同时算法运算速度平均提高35.4%。
相似文献3.
4.
采用KD-1型煤基吸附剂利用吸附法处理吡啶模拟废水,探讨了投加量、研磨、处理时间以及复用效果等因素。并利用XRD、BET、FTIR、SEM等表征方法对其进行了表征。结果表明,采用+0.074 mm研磨后的KD-1吸附剂,投加量为60 g/L,处理时间为30 min,其对吡啶的去除率为85.20%。并采用573 K,热处理180 min,进行复用,复用10次后,其去除率由72.18%降低至52.56%,累积减重为10.08%。并采用Langmuir模型、Freundlich模型和Temkin模型线性拟合,结果表明KD-1吸附剂对吡啶的吸附符合Freundlich公式,并确定了公式参数。 相似文献
5.
本文根据时序网络中存在冗余的特点,提出将冗余寄存器分为三类:在所有可达状态空间输出端逻辑值恒为常数的寄存器、输入端相同的寄存器和对原始输出端逻辑值无影响的寄存器;并提出了一种基于AIGs(And-In-verter Graphs)的移除冗余寄存器的面积优化算法.将三值模拟、寄存器共享和COI(Cone of Influence)化简三种方法结合实现冗余寄存器的消除,达到减少寄存器数和节点数,优化时序网络面积的目的.实验结果表明,本算法可以使寄存器规模平均下降23%,节点数平均减少26%. 相似文献
6.
为了在时序逻辑综合中使电路面积和关键路径延迟同时得到快速优化,提出一种改进的基于假设后验证的时序优化算法.在位并行随机模拟提取候选属性不变量之前,利用寄存器共享来降低初始候选不变量数目,以减少SAT程序的频繁调用;然后利用推测化简模型和改进的数学归纳法将基本条件和归纳步骤合并处理,有效地降低了电路规模和关键路径延迟,同时提高了算法运行速度.实验数据表明,文中算法使寄存器和节点规模平均下降41%和48%,关键路径延迟减小30%;与同类方法相比,该算法运行时间平均下降17%. 相似文献
8.
郝亚男 《重庆科技学院学报(社会科学版)》2013,(8):40-41
从科技哲学的视角来分析科学发展观,认为人类社会的发展应该做到科技与生态的互利共生,从而推动社会的可持续发展。 相似文献
9.
苏氨酸是重要的饲料氨基酸,需求量持续增加,提高苏氨酸发酵产率和糖酸转化率,降低生产成本已成为一个重要课题。该实验以苏氨酸工程菌Escherichia coli THRD为出发菌,利用CRISPRi(clustered regularly interspaced short palindromic repeats interference)技术研究中心代谢9个基因转录水平的改变对苏氨酸合成的影响。发酵结果显示,干扰zwf、pfk A和glt A基因的转录水平提高了苏氨酸的合成效率,对应菌株苏氨酸产量分别为60. 3、64. 6和65. 8 g/L,与出发菌(50. 9 g/L)相比,分别提高了18. 5%、26. 9%和29. 3%。糖酸转化率分别为40%、38%和39%,与出发菌(34%)相比,分别提高了17. 7%、11. 8%和14. 7%。结果表明,通过CRISPRi干扰中心代谢基因的转录水平,可以调节合成代谢网络,使更多碳源流向苏氨酸,提高苏氨酸的合成效率。同时,该研究也为其他生物制品工程菌的构建提供了参考。 相似文献
10.
该文着重研究了FPGA芯片中核心模块基本可编程逻辑单元(BLE)的电路结构与优化设计方法,针对传统4输入查找表(LUT)进行逻辑操作和算术运算时资源利用率低的问题,提出一种融合多路选择器的改进型LUT结构,该结构具有更高面积利用率;同时提出一种对映射后网表进行统计的评估优化方法,可以对综合映射后网表进行重新组合,通过预装箱产生优化后网表;最后,对所提结构进行了实验评估和验证。结果表明:与Intel公司Stratix系列FPGA相比,采用该文所提优化结构,在MCNC电路集和VTR电路集下,资源利用率平均分别提高了10.428% 和 10.433%,有效提升了FPGA的逻辑效能。 相似文献