並联反馈肖特基箝位逻辑门电路

数字电路设计的一种新方法用来研制一种与TTL相容的新系列,即并联反馈肖特基箝位逻辑门电路。利用并联反馈放大器的实际上接近于地的输入和普通二极管偏流源的低阻抗输入实现某些逻辑操作和扇出操作,不需满幅度逻辑跳变。表决逻辑操作以及诸如与、与非、或、或非、与或、与或非等一般布尔逻辑操作都能以大约2.5nS的相同的单门延迟实现。与非门的平均功耗是17mW。叙述了串接终端传输线不需满幅度逻辑跳变。     

电子交换系统的微程序控制自校验处理机的设计

本文叙述了用于控制电子交换系统的一台低成本微程序处理机的内部工作。为了减轻维修难度和进一步提高组装的效率,机器的结构进行了规格化。 已经从数量有限的校验电路和适量的实时消耗得到了高度的并行自校验。所有数据操作设备都是组合的并采用奇偶预测技术来检出所产生的数据的误差。由于处理机的自校验特性,因此可实行具有故障保护的独立操作。 整个机器包括取下条指令在内,都在微程序控制之下。由于指令系统易于修改,因此微程序设计的灵活性可使软件和硬件并行改进。已经设计出一种充分利用存贮器的简单命令结构。外加微指令已被用于并行校验。由于存贮器具有预读能力,因此主存贮器访问时间对微程序周期时间的影响得以消除。 一台实验室样机已于1971年2月作成并开始运行,运算数据表明已满足了设计指标。     

预测数字系统中的串扰

数字信号线间耦合方程的推导消除了常常缠绕串扰问题的神秘因素;基本常数曲线与通用波形图表一起就可以迅速而定量地预测特定系统中的串扰。     

电子交换系统微程序自校验控制复合装置的维修技术

本文叙述了一台交换复合装置的设计中所采用的种种故障检测、例行程序考验、和诊断技术。与别的电子交换系统(ESS)处理机不同,该处理机完全是自校验的。 由于充分发挥微程序设计和实时余量(excess real time),只需增添少量设备就可以并行检测出处理机中大多数的故障。如果从开始方案设计时就注意对硬件、软件、和维修能力等进行全面考虑和调整,就能把这样的自校验性能运用到机器的设计上。 硬件校验对处理机的故障检测起着重要作用。这些技术包括奇偶校验、译码器的N中取1校验、双规判别、总计时器、以及自校验的时钟机构。采用微程序挖制的错误检测技术包括寄存器——寄存器传送的全符合校验、保证指令按正确的次序执行的顺序校验、和存贮器的先写后读校验。 处理机的多数故障由上述的一种技术并行检测。不能并行检测的那些故障(通过用计算机模拟辨别)和维修逻辑用频繁的程序考验来校验。通过处于指令级或微指令级的处理机以及用本机维修中心执行程序考验。当呼叫存贮器(CS)中有故障时,例行程序考验还参与决定出现故障的设备。对简化诊断过程方面作了深入的研究。处理机的组装和所提供的测试通路为许多故障的诊断分辨提供了方便。 处理机实现所有这些特性的详细的门电路设计已经完成。为了验证自校验的     

TTL电路一种新的饱和控制法

本文叙述并分析了TTL和其他饱和逻辑电路的一种新的饱和控制技术。这种方法不仅与标准的双极性晶体管工艺完全兼容,而且适合集成化。利用在一片子上器件参数的一致性适当偏置一个反馈饱和控制晶体管,使TTL门输出晶体管的存贮电荷典型地减小两个数量级。这就大大降低了截止开关时间而又不会明显地影响通导延迟时间。性能的改善程度接近于用肖特基二极管箱位法所达到的性能;而这种新方法在抗扰性、低电平输出电压的控制和加工方面还有一些优点。其有效性不仅在理论上用计算机分析所证明,在试验上也为实验台装置测量证实。