基于关键路径延时检测的自适应电压缩减技术

为了减小传统的最差情况设计方法引入的电压裕量,提出了一种变化可知的自适应电压缩减(AVS)技术,通过调整电源电压来降低电路功耗.自适应电压缩减技术基于检测关键路径的延时变化,基于此设计了一款预错误原位延时检测电路,可以检测关键路径延时并输出预错误信号,进而控制单元可根据反馈回的预错误信号的个数调整系统电压.本芯片采用SMIC180 nm工艺设计验证,仿真分析表明,采用自适应电压缩减技术后,4个目标验证电路分别节省功耗12.4％,11.3％,10.4％和11.6％.     

选煤厂集中自控系统的优化设计

针对目前的选煤厂集中控制的弊端及使用问题,采用了先进的PLC控制方法,利用PLC组成选煤厂集中控制的核心架构,通过远程通讯及网络发布功能的实现提高集中控制程度,优化设计出一套稳定、效果明显及附带广域网监测访问的集中控制系统。     

MSP430F1101单片机低功耗模式及应用

介绍了MSP430Fll01单片机的低功耗模式，并采用MSP430Fll01设计了一种低功耗智能水阀，简要叙述了水阀的功能、硬件设计与软件设计。     

基于积分原理的低功耗超声波流量检测方法

文章通过对时差式超声波流量检测方法的分析，提出了基于过零检测技术及积分法的信号处理方法，避免了繁琐的信号处理，降低了整机功耗。结合工作时序的设计，提出了实现低功耗超声波液体流量检测的措施。     

新型的芯片间互连用CMOS/BiCMOS驱动器

从改善不同类型 IC芯片之间的电平匹配和驱动能力出发 ,设计了几例芯片间接口 (互连 )用 CMOS/Bi CMOS驱动电路 ,并提出了采用 0 .5 μm Bi CMOS工艺 ,制备所设计驱动器的技术要点和元器件参数。实验结果表明所设计驱动器既具有双极型电路快速、大电流驱动能力的特点 ,又具备 CMOS电路低压、低功耗的长处 ,因而它们特别适用于低电源电压、低功耗高速数字通信电路和信息处理系统。     

全流程低功耗设计技术的应用

随着便携式电子设备的日益使用,要求集成电路IC及SoC的功耗越来越低。在今后日益复杂的设计中,实现一个可靠的电源网络以减小功耗变成了主要的挑战。对于使用者来说,期待每一代新产品都具有新型功能,同时也希望产品的体积小并具有较长的工作时间。解决这个难题的方法之一就是采用新型的IC设计技术,以提供小而且高效的晶体管。在整个设计流程中,为了使器件的性能和可靠性最优,电源方面的限制非常关键。例如在逻辑门应用中,由于开关从一种状态转换到另一种状态从而引起动态功耗。在开关的转换过程中,和晶体管门极相连的所有内部电容将会被…     

汉芯，IC时代的弄潮儿

2003年2月，上海交大汉芯科技成功研制国内首个完全具有自主知识产权的“汉芯一号”高性能、低功耗DSP芯片。“汉芯一号”使用国际先进的0．18微米半导体工艺，具有16位运算处理内核。经权威专家鉴定：属于同内首创，达到了国际先进水平，是中国芯片发展史上重要的里程碑。