从RC5到RC6

论文详细描述并分析了从RC5到RC6的演化设计过程,在详细研究了RC6性能的同时,指出了应该如何从一个旧的密码设计出好的新密码。最后对RC6和Rijndael作了一些比较,指出各自在性能上的优缺点。     

dU/dt引发的MOSFET误导通分析

分析了MOSFET误导通产生的原因,分别从原理和理论推导两个方面作了分析,主要考虑了开关管中寄生参数对开关特性的影响。通过求解误导通发生的条件,得到哪些参数会导致误触发,最后给出了仿真。文中还提出如何避免MOSFET误导通产生,以及改进方法,对减少实际应用中MOSFET破坏性损坏有一定意义。     

Fabrication of Schottky barrier MOSFETs using self-assembly CoSi2 nanopatterning and spacer gate technologies

A self-assembly patterning method for generation of epitaxial CoSi₂ nanostructures was used to fabricate 50 nm channel-length MOSFETs. The transistors have either a symmetric structure with Schottky source and drain or an asymmetric structure with n⁺-source and Schottky drain. The patterning technique is based on anisotropic diffusion of Co/Si atoms in a strain field during rapid thermal oxidation. The strain field is generated along the edges of a mask consisting of 20 nm SiO₂ and 300 nm Si₃N₄. During rapid thermal oxinitridation (RTON) of the masked silicide structure, a well-defined separation of the silicide layer forms along the edge of the mask. These highly uniform gaps define the channel region of the fabricated device. The separated silicide layers act as metal source and drain. A poly-Si spacer was used as the gate contact. The asymmetric transistor was fabricated by ion implantation into the unprotected CoSi₂ layer and a subsequent out-diffusion process to form the n⁺-source. I–V characteristics of both the symmetric and asymmetric transistor structures have been investigated.     

新结构MOSFET

和传统平面结构MOSFET相比，新结构MOSFET具有更好的性能(如改善的沟道效应(SCE)，理想的漏诱生势垒降低效应(DIBL)和亚阈值特性)和更大的驱动电流等。文章主要介绍了五种典型的新结构MOSFET，包括平面双栅MOSFET、FinFET、三栅MOSFET、环形栅MOSFET和竖直结构MOSFET。随着MOSFET向亚50nm等比例缩小，这些新结构器件将大有前途。     

深亚微米PD和FD SOI MOS器件热载流子损伤的研究

研究了深亚微米PD和FD SOI MOS器件遭受热截流子效应(HCE)后引起的器件参数退化的主要差异及其特点，提出了相应的物理机制，以解释这种特性。测量了在不同应力条件下最大线性区跨导退化和闽值电压漂移，研究了应力Vg对HCE退化的影响，并分别预测了这两种器件的寿命，提出了10年寿命的0．3μm沟长的PD和FD SOI MOS器件所能承受的最大漏偏压。     

IS-2000规范在Walsh Code定义上的局限性

本文针对IS-2000规范关于W alsh Code的定义,发现IS-2000规范有关W alshCode的定义不合理,在前向RC 3下限制了最大数据用户数和最高数据速率;如按本文修改规范关于W alsh Code的定义,不但可以在前向RC 3下提高最大数据用户数,同时在理论上可以将最高数据速率提高一倍。     

LDD方法在提高电路工作电压中的应用研究

研究了利用轻掺杂漏结构来制作高电源电压器件的工艺方法。分析了ＬＤＤ结构参数对器件击穿特性的影响，并结合实验结果对Ｎ＾－区的注入剂量，长度及引入的串联电阻进行了优化设计。     

NMOS器件两次沟道注入杂质分布和阈电压计算

分别考虑了深浅两次沟道区注入杂质在氧化扩散过程中对表面浓度的贡献。对两次注入杂质的扩散分别提取了扩散系数的氧化增强系数、氧化衰减系数和有效杂地系数，给出了表面浓度与工艺参数之间的模拟关系式，以峰值浓度为强反型条件计算了开启电压，文章还给出了开启电压、氧化条件、不同注入组合之间的关系式。     

深亚微米MOSFET衬底电流的模拟与分析

利用器件模拟手段对深亚微米ＭＯＳＦＥＴ的衬底电流进行了研究和分析，给出了有效的道长度，栅氧厚度，源漏结深，衬底掺杂浓度以及电源电压对深亚微米ＭＯＳＦＥＴ衬底电流的影响，发现电源电压对深亚微米ＭＯＳＦＥＴ的衬底电流有着强烈的影响，热载流子效应随电源电压的降低而迅速减小，当电源电压降低到一定程度时，热载流子效应不再成为影响深亚微米ＭＯＳ电路可靠性的主要问题。     

新型高k栅介质材料研究进展

随着半导体技术的不断发展，MOSFET（metal-oxide-semiconductor field effect transistor）的特征尺寸不断缩小，栅介质等效氧化物厚度已小至nm数量级。这时电子的直接隧穿效应将非常显著，将严重影响器件的稳定性和可靠性。因此需要寻找新型高k介质材料，能够在保持和增大栅极电容的同时，使介质层仍保持足够的物理厚度来限制隧穿效应的影响。本文综述了研究高k栅介质材料的意义；MOS栅介质的要求；主要新型高k栅介质材料的最新研究动态；展望了高k介质材料今后发展的主要趋势和需要解决的问题。