XVM虚拟环境下并行程序的性能评测

该文引入speedup作为并行程序的性能评测指标,分析了并行程序在不同类型和不同数量的客户虚拟机中运行的性能差异,实验表明,MPI并行程序在xVM虚拟化环境中的运行性能接近非虚拟化本地主机的性能,在半虚拟化环境中的并行程序性能超过全虚拟化环境中的并行程序性能。     

基于修正的PRM网进行并行程序性能预测的方法

Petri网是使用很广泛的用于复杂系统描述的工具。PRM网是一种特殊的Petri网,主要用于并行程序的性能评价和预测,使用PRM网进行预测,通常使用的是程序模拟的方法。本文首先对PRM网作了简要的介绍并做出适当的修正,然后基于修正后的PRM网提出了一种基于计算的性能预测方法。该方法主要可以分成三个步骤:首先根据P网建立一个状态跃迁列表,然后根据资源映射图建立执行图,最后计算执行图中最长路径的长度。对于不同的资源映射图,只需要重做后两步,就可以预测出其运行时间,相对于模拟来说,这种方法要便捷得多。     

Timing-sequence testing of parallel programs

Testing of parallel programs involves two parts-testing of control flow within the processes and testing of timing-sequence.This paper focuses on the latter,particularly on the timing-sequence of message-passing paradigms.Firstly the coarse-grained SYN-sequence model is built up to describe the execution of distributed programs.All of the topics discussed in this paper are based on it .The most direct way to test a program is to run it.A fault-free parallel program should be of both correct computing results and propoer SYN-sequence.In order to analyze the validity of observed SYN-sequence,this paper presents the formal specification (Backus Normal Form) of the valid SYN-sequence.Till now there is little work about the testing coverage for distributed programs.Calculating the number of the valid SYN-sequences is the key to coverage problem,while the number of the valid SYN-sequences is terribly large and it is very hard to obtain the combination law among SYN-events.In order to resolve this problem,this paper proposes an efficient testing strategy-atomic SYN-event testing,which is to linearize the SYN-sequence (making it only consist of serial atomic SYN-events)first and then test each atomic SYN-event independently.This paper particularly provides the calculating formula about the number of the valid SYN-sequences for tree-topology atomic SYN-event(broadcast and combine),Furthermore,the number of valid SYN-sequences also,to some degree,mirrors the testability of parallel programs.Taking tree-topology atomic SYN-event as an example,this paper demonstrates the testability and communication speed of the tree-topology atomic SYN-event under different numbers of branches in order to achieve a more satisfactory tradeoff between testability and communication efficiency.     

研祥智能与AMD公司共同期待:播下产学研合作的种子

研祥智能与AMD公司、北京工业大学刚建立的嵌入式联合实验室,迎来了第一次产学研交流会暨Open CL并行程序开发培训课。3月2日,在研祥智能与AMD公司的组织下,北京工业大学、北京航空航天大学、北京理工大学     

并行程序设计语言中局部性机制的研究

大规模并行应用程序的性能优化和并行化的关键瓶颈之一在于多核CPU中越来越深和越来越复杂的存储层次。文中系统地分析和总结了当前主要多核CPU和并行程序设计语言中的局部性设计方法,提出了两种局部性,即横向局部性和纵向局部性,从这两种局部性的视角深入分析了当前的主要并行程序设计语言的局部性设计机制,进一步总结对比了其优缺点,并指出了新一代并行程序设计语言应具有的特点,重点提出了新语言应同时综合考虑两种局部性支持的设计机制的研究观点。     

基于数据预取的多核处理器末级缓存优化方法

末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系,采用数据预取的方式,在处理器核出现读缺失之前为其末级缓存提供数据块.实验结果表明,对于4核和16核处理器系统,该方法可以分别降低末级缓存缺失率9.8％和18.4％,提高性能4.0％与12.4％.     

并行程序性能分析系统的研究

在并行程序的开发过程中，常常会出现负载不平衡、通讯开销过大、同步等待等一些导致计算机系统性能降低的因素。为了克服这些问题，及时对并行程序进行性能分析是十分重要的．在[1]、[2]、[3]中虽然对并行程序的性能分析作了一些研究，但都没有实现对并行程序的全局住分析，作者在对并行程序的运行状态进行分析的基础上，研究和开发了一个住能分析系统，它能自动地提取描述程序运行过程的真实数据，依据这些数据描述并行程序的各种性能指标，并对影响并行程序运行性能的原因作出直观的图形表述。     

PVM并行程序向GAMMA迁移的方法

首先分析了PVM消息传递的通信机制以及影响其通信效率的原因，然后介绍了一种基于主动消息技术的通信系统GAMMA。在此基础上提出了将PVM程序迁移到GAMMA的方法。     

并行化工具pDEdit中的循环优化技术

本文主要论述了程序并行性的局部性的改善,为串行程序转换为并行程序提供便利,其中,优化的重点就在于程序中的循环部分,目前,国外对循环一级的并行化已经做了大量的工作,但多数优化工作仅针对某一种民政部施行循环变换（如扭曲、变换、反转、分块等）来改善程序并行性和存储器层次结构的可行性与效率,而在如何将这些变换方法有效地结合起来,找出一个循环嵌套的最体会佳优化方案方面,所做的工作还远远不够。本文在前人工作的     

关于并行语言Gamma的结构化扩充

Gamma(general abstract model for multiset manipulation)语言是一个可以避免人为序化的高层次并行程序设计工具.P.Frade t等人提出结构化Gamma以利于结构化应用数据以及表达特殊的控制约束和程序的自动分析. 在摒弃了基于“地址”的定义方式的基础上,给出结构化Gamma的更一般形式的语法、语义描 述,在两个层次上讨论结构重集(structured multiset)的类型,并指出,这种新模型保持了有 关程序的静态类型检测等理论成果.