基于关键路径延时检测的自适应电压缩减技术

为了减小传统的最差情况设计方法引入的电压裕量,提出了一种变化可知的自适应电压缩减(AVS)技术,通过调整电源电压来降低电路功耗.自适应电压缩减技术基于检测关键路径的延时变化,基于此设计了一款预错误原位延时检测电路,可以检测关键路径延时并输出预错误信号,进而控制单元可根据反馈回的预错误信号的个数调整系统电压.本芯片采用SMIC180 nm工艺设计验证,仿真分析表明,采用自适应电压缩减技术后,4个目标验证电路分别节省功耗12.4％,11.3％,10.4％和11.6％.     

一种高性能的适用于AVS的二维整数逆变换实现结构

针对AVS视频标准中的整数逆变换,本文提出了一种高性能的硬件实现方案.本方案采用两个一维逆变换核和4个16(16的双口SRAM.通过合理控制SRAM的读写方式,避免了数据的预处理与后处理,流水线的深度也得到减少.在列变换时,改变数据运算次序,从而保证了4个双口SRAM不影响运算速度.处理8(8的数据块,本结构仅需要37个时钟,与传统的实现方案相比,在同等运算速度下,面积节约28%.实验表明该结构适用于采用AVS标准的HDTV编解码器.     

从AVS到MPEG-2的转码算法研究

介绍了视频转码的几种基本技术，分析了MPEG-2与AVS的不同，提出了一种从AVS到MPEG-2的转码系统．针对关键的转码算法设计了一种综合优化方案，实验显示图像质量和压缩率都有明显提高。     

基于压缩域水印的AVS视频认证*

为了提高压缩域视频水印的安全性,提出一种基于压缩域的AVS视频认证水印新算法。它从视频空间的三维特性出发,利用I帧分块能量关系、GOP结构信息、帧结构信息等构造特征码。在嵌入算法上,将特征码同时嵌入到中频DCT系数和运动矢量中,在认证端将重建特征值和提取的双水印进行比较。仿真实验结果表明,该算法具有较好的窜改认证能力。     

Implementation of AVS Jizhun decoder with HW/SW partitioning on a coarse-grained reconfigurable multimedia system

In this paper,a TPP(Task-based Parallelization and Pipelining)scheme is proposed to implement AVS(Audio Video coding Standard)video decoding algorithm on REMUS(REconfigurable MUltimedia System),which is a coarse-grained reconfigurable multimedia system.An AVS decoder has been implemented with the consideration of HW/SW optimized partitioning.Several parallel techniques,such as MB(Macro-Block)-based parallel and block-based parallel techniques,and several pipeline techniques,such as MB level pipeline and block level pipeline techniques are adopted by hardware implementation,for performance improvement of the AVS decoder.Also,most computation-intensive tasks in AVS video standards,such as MC(Motion Compensation),IP(Intra Prediction),IDCT(Inverse Discrete Cosine Transform),REC(REConstruct)and DF(Deblocking Filter),are performed in the two RPUs(Reconfigurable Processing Units),which are the major computing engines of REMUS.Owing to the proposed scheme,the decoder introduced here can support AVS JP(Jizhun Profile)1920×1088@39fps streams when exploiting a 200 MHz working frequency.     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。     

IPTV应用中视频编码标准的分析与比较

对IPTV应用中的国际视频编码标准H．264、MPEG-4、AVS进行了分析,并对它们的主要技术性能进行了比较,最后就它们在IPTV中的应用发展进行了合理的分析。     

便携式终端上AVS-TS播放的软件实现

AVS（先进音视频编码标准）是我国自主制定的新一代数字音视频编解码技术标准,包括系统、音频、视频、数字版权管理等。介绍PXA320作为终端硬件平台,在Helix DNA Client播放器框架上设计开发传输流TS（Transport Stream）解复用模块和AVS视频解码模块,实现AVS-TS节目流的嵌入式软件实时播放。实验数据表明本系统可以实现QVGA的AVS-TS节目音视频同步实时播放。     

AVS帧间预测亮度插值模块的VLSI实现

为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种基于AVS标准的帧间预测亮度插值电路的硬件结构.该设计将像素点按位置的不同分为三层,并采用了不同的流水线结构予以实现,充分利用了像素点之间的复用情况,兼顾处理速度和实现代价两方面考虑,硬件实现效率较高.满足了硬件资源以及系统时钟频率的要求.     

AVS视频解码的错误检测与掩盖方法

研究了视频误码的语法/语义检测、相关性检测方法和错误掩盖方法,分析了AVS的技术特性。在此基础上提出了一种基于AVS的错误两步检测法和基于图像编码帧类型(I,P,B)的自适应错误掩盖方法。实验结果表明,两步检测法能对AVS码流中的错误进行准确定位,自适应错误掩盖方法对图像的恢复效果显著。同时该方法不中断解码器,不影响解码器的实时解码速度。